incrementerとは 意味・読み方・使い方

To provide an incrementer/decrementer architecture which is efficient in a silicon area needed for adaptation to the complexity of path specification of an incrementer/decrementer by solving performance limitation problems resulting from an excessive internal block fan-out.例文帳に追加

過剰な内部ブロック・ファンアウトによって生じる性能制限問題を解消し、インクリメンタ／デクリメンタの経路指定の複雑性に適応するために必要なシリコン領域における効率のよい、インクリメンタ／デクリメンタ・アーキテクチャを提供する。 - 特許庁

BINARY CARRY ARITHMETIC CIRCUIT, HALF ADDITION CIRCUIT AND INCREMENTER USING THE SAME, BINARY BORROW ARITHMETIC CIRCUIT, HALF SUBTRACTION CIRCUIT AND DECREMENTER USING THE SAME例文帳に追加

２進キャリー演算回路並びにこれを用いた半加算回路及びインクリメンタ、２進ボロー演算回路並びにこれを用いた半減算回路及びデクリメンタ - 特許庁

In response to the comparison result signal from the discriminator 6, the data incrementer/decrementer 8 controls an amount of output data, so that a data reading speed of the memory device 1 is controlled to make the remaining data in the memory device 1 into a predetermined value.例文帳に追加

データ増減器８は、判定器６からの比較結果信号に応答して、出力されるデータの量を制御することによりメモリ装置１のデータ読出速度を制御してメモリ装置１のデータの残量を所定値とする。 - 特許庁

Even if, therefore, many incrementer events are generated in order to largely increase or decrease the parameters, the event information generated accompanying with the manipulation thereof may be rapidly consumed.例文帳に追加

このため、パラメータ値を大きく増減させるためにインクリメンタイベントが多数発生された場合であっても、その操作に伴い発生するイベント情報を迅速に消化することができる。 - 特許庁

That is, data of the number of times of write-in written in an operation part 4 is increased by an incrementer whenever a CPU issues a write-in command.例文帳に追加

すなわち、作業部４に書きこまれた書き込み回数データは、ＣＰＵが書き込みコマンドを発する毎に、インクリメンタによりインクリメントされる。 - 特許庁

An exemplary embodiment of the present invention provides a fast incrementer having a simple logic circuit for zero detection with an MUX structure, which is capable of performing speedy calculation and occupies a small area of a microprocessor chip.例文帳に追加

本発明によれば、ゼロ検出する簡単なロジックとＭＵＸ構造の簡単な回路によってダイナミックに計算するので、速い計算が可能で、チップ上の面積を減らせる。 - 特許庁

Logic '1' is written in TICK.sync of a register 42, and then TICK.sync-out is asserted when an incrementer 54 asserts a carry output, which is transmitted to other processors as a time synchronizing signal and returned as TICK.sync-in.例文帳に追加

レジスタ４２のＴＩＣＫ．ｓｙｎｃに論理“１”が書き込まれると、インクリメンタ５４がキャリー出力をアサートしたときに、ＴＩＣＫ．ｓｙｎｃ−ｏｕｔがアサートされ、時刻同期信号として他のプロセッサに伝達されるとともに、ＴＩＣＫ．ｓｙｎｃ−ｉｎとして戻ってくる。 - 特許庁

A DMA processor 103 operating in parallel with the CPU 101 refers to the memory area 107 for the histogram counter by the histogram counter address read from the CPU→DMA processor-communicating memory area 106, reads a histogram counter value, adds one to the histogram counter value by use of an incrementer 105, and writes the counter value after the increment into the address (original address) read with the counter value.例文帳に追加

一方、ＣＰＵ１０１と並行して動作するＤＭＡプロセッサ１０３において、ＣＰＵ→ＤＭＡプロセッサ通信用メモリ領域１０６から読み出したヒストグラムカウンタアドレスによりヒストグラムカウンタ用メモリ領域１０７を参照して、ヒストグラムカウンタ値を読み出し、インクリメンタ１０５を使用してヒストグラムカウンタ値に１を加算し、インクリメント後のカウンタ値を、当該カウンタ値を読み出したアドレス（元のアドレス）に書き込む。 - 特許庁