delay line memory unitとは 意味・読み方・使い方

To obtain a delay compensation circuit capable of performing delay compensation about a time shorter than a sampling clock period of a memory using a delay compensation unit such as a delay line etc., and capable of enlarging delay amount to be controllable in the delay compensation unit such as the delay line etc.例文帳に追加

遅延線路等の遅延補償部を用いてメモリのサンプリングクロック周期よりも短い時間の遅延補償が可能であり、かつ、遅延線路等の遅延補償部における制御可能な遅延量を拡大することの可能な遅延補償回路を実現する。 - 特許庁

The restoring unit 2 comprises a memory 11 of the all screen image signals 110, a detector 51 of a sight line of the camera, a decoder 31 of an interframe differential signal, and a memory 21 of the delay image signal.例文帳に追加

また、動画像復元装置２は、全画面画像信号１１０のメモリ１１、カメラの視線信号の検出回路５１、フレーム間差分信号の復号化部３１、遅延画像信号のメモリ２１を有する。 - 特許庁

The apparatus for the memory device including a memory array and a redundancy memory includes: a programmable redundancy decoder determining a drive force corresponding to a selection signal; and a delay difference generating unit for generating a delay difference signal corresponding to a delay difference between first and second word line signals output from the redundancy memory.例文帳に追加

メモリアレイ及び剰余メモリを有するメモリ素子のテスト装置において、選択信号に相応して駆動力を決定し、決定された駆動力を前記剰余メモリのワードラインに出力するプログラマブル剰余デコーダと、前記剰余メモリから出力される第１ワードライン信号と第２ワードライン信号との間の遅延差に相応する遅延差信号を発生する遅延差発生部とを備えてメモリ素子のテスト装置を構成する。 - 特許庁

Each unit programming or erasing loop includes a step to apply a programming pulse, an erasing pulse, a time delay, a soft erase pulse, and soft programming pulse and/or a verifying pulse, as a positive or negative voltage to a portion (for example, a word line or a substrate) of the nonvolatile memory device.例文帳に追加

各単位プログラム又は消去ループは、不揮発性メモリ装置の一部（例えば、ワードライン又は基板）にプログラムパルス、消去パルス、時間遅延、ソフト消去パルス、ソフトプログラムパルス及び／又はベリファイパルスを正の電圧又は負の電圧で印加するステップを含む。 - 特許庁

An OLT (Optical Line Terminal) control device (48) collects information of delay times corresponding to distances to ONUs (Opitcal Network Unit) (18-1 to 18-n) and intensities of light inputted from ONUs to the OLT control device, during link up processes of respective ONUs and during operation and stores this information in a memory 50.例文帳に追加

ＯＬＴ制御装置（４８）は、ＯＮＵ（１８−１〜１８−ｎ）迄の距離に応じた遅延時間とＯＬＴ制御装置に入力するＯＮＵからの光強度の情報を、各ＯＮＵ（１８−１〜１８−ｎ）のリンクアッププロセス時と動作中に収集し、メモリ５０に格納する。 - 特許庁