delta delayとは 意味・読み方・使い方

Two or more delta-sigma modulating devices A1 and a two-order or more of delta-sigma modulating device A2 with a notch characteristic attached thereto are connected in cascade, and a delay signal outputted from the delta-sigma modulating device A1 and a differentiated signal of an output from the delta-sigma modulating device A2 are summed.例文帳に追加

２次以上のデルタ・シグマ変調器Ａ１とノッチ特性付の２次以上のデルタ・シグマ変調器Ａ２とを縦続接続し、デルタ・シグマ変調器Ａ１の出力の遅延信号とデルタ・シグマ変調器Ａ２の出力の微分信号とを加算する。 - 特許庁

In the delta sigma modulator, a ring oscillator 10 is formed by three delay circuits 11A, 11B and 11C respectively provided with a differential amplifier.例文帳に追加

デルタシグマ変調器において、差動アンプを備えた３つの遅延回路１１Ａ，１１Ｂ，１１Ｃによってリングオシレータ１０を形成する。 - 特許庁

Thus, the audio apparatus with a simple configuration and without delay caused by signal processing can be provided, using delta sigma modulation and radio transmission in milliwave band signals.例文帳に追加

こうして、デルタシグマ変調とミリ波帯信号での無線伝送とを用いることによって、構成が単純で信号処理による遅延のないオーディオ装置を得ることができる。 - 特許庁

An input analog signal in a 1st stage of the delta sigma type analog/digital converter is outputted to a post-stage arithmetic unit 107 via a coefficient buffer, an arithmetic unit, a delay unit and a coefficient buffer.例文帳に追加

デルタシグマ型ＡＤ変換器の１段目では、入力アナログ信号が係数バッファ、演算器、遅延器、、係数バッファを経由して後段の演算器１０７に出力される。 - 特許庁

A first adder 41 generates pseudorandom bitstreams, the average value of which is zero by adding an output of a delta-sigma converter 44 to a resulting one obtained by delaying and inverting the output in a delay inverter 40.例文帳に追加

第１の加算器４１は、デルタシグマ変調器４４の出力とそれを遅延反転器４０にて遅延及び反転したものとを加算することで、平均値がゼロで且つ擬似的にランダムなビットストリームを生成する。 - 特許庁

The technology applying time-dithering to a tuning input of an all digitally controlled oscillator DCO utilizes a shift register 1306 and a multiplexer 1308 that minimizes a spurious tone generated by a DCO(Digitally Controlled Oscillator) in response to sigma-delta modulation delay control.例文帳に追加

完全デジタル制御発振器ＤＣＯ同調入力をタイムディザリングする技術は、シフトレジスタ１３０６およびシグマ−デルタ変調遅延制御に応答してＤＣＯ２００によって発生されるスプリアストーンを最小限に抑えるマルチプレクサ１３０８を利用する。 - 特許庁

The delta-sigma AD converter for quantizing and converting an input analog signal to an output digital signal has a first stage for outputting the input analog signal via a coefficient buffer 101, an arithmetic unit 102, delay units 103, 105 and a coefficient buffer 106 to an arithmetic unit 107 in the latter stage.例文帳に追加

入力アナログ信号を量子化して出力ディジタル信号に変換するデルタシグマ型ＡＤ変換器の１段目では、入力アナログ信号が係数バッファ１０１、演算器１０２、遅延器１０３、１０５、係数バッファ１０６を経由して後段の演算器１０７に出力される。 - 特許庁