flip‐flop factorの英語

To achieve a latch circuit and a flip-flop circuit with low power consumption and small space factor in spite of their large driving force.例文帳に追加

駆動力が大きいにも拘らず、占有面積が小さく、消費電力の少ないラッチ回路およびフリップフロップ回路を実現する。 - 特許庁

The improvement factor determination part 107 calculates an improved predicted delay time from a delay time between the improvement factor estimated by the improvement factor estimation part 106 and a flip-flop.例文帳に追加

改善度判定部１０７において、改善度見積もり部１０６で見積もった改善度とフリップフロップ間の遅延時間から改善後の予想遅延時間を算出する。 - 特許庁

In the image forming apparatus, the determination of the factor for starting the electric power supply is performed by that a CPU 252 determines a signal Q 1 outputted from an output terminal 282 of a delay type flip-flop circuit 28.例文帳に追加

本発明に係る画像形成装置は、その電力供給の開始要因の判定は、遅延タイプフリップフロップ回路２８の出力端子２８２から出力された信号Ｑ１をＣＰＵ２５２が判定することにより行われる。 - 特許庁

Further, the D type flip-flop is provided with a short pulse clock circuit the duty factor of which is decided to have a pulse width within a time within which the dynamic system mater latch circuit is discharged.例文帳に追加

さらに、前記ダイナミック式マスタラッチ回路の放電が行われる時間内のパルス幅を有するようにデューティ比が定められた短パルスクロック回路を設ける。 - 特許庁

Each multiplier applies multiple processing to the data latched in the D-flip-flop corresponding one to one to the multiplier by using a different multiple factor for the first half and the latter half of one clock period and the three adders sum the respective multiplication results.例文帳に追加

各乗算器は、１対１に対応するＤ型フリップフロップの保持データに対して、１クロック周期の前半と後半で別々の乗数を用いた乗算処理を行い、それぞれの乗算結果が３つの加算器で加算される。 - 特許庁

When an interruption state flip-flop becomes high and an interruption terminal becomes low (an interruption signal is generated) on the basis of the occurrence of an interruption factor, a CPU accepts (clears) this interruption, masks a new interruption factor for a fixed period and does not assert the interruption terminal even though the interruption factor newly takes place.例文帳に追加

割り込み要因の発生に基づき割り込み状態フリップフロップがＨｉになり割り込み端子がＬｏｗになる（割り込み信号を発生する）と、ＣＰＵがこの割り込みを受け付け（クリア）した後、一定期間、新たに割り込み要因が発生したとしても、これをマスクして割り込み端子をアサートしない。 - 特許庁