gate controlled diodeとは 意味・読み方・使い方

GATE CONTROLLED DIODE MEMORY CELLS例文帳に追加

ゲート制御ダイオード・メモリ・セル - 特許庁

To provide gate controlled diode memory cells having charging capability.例文帳に追加

充電能力を有するゲート制御ダイオード・メモリ・セルを提供する。 - 特許庁

By providing a gate electrode 114 to an i region 112 of a pin type optical sensor diode, the threshold of a bias voltage when a current starts flowing in the optical sensor diode can be controlled with a gate voltage.例文帳に追加

ｐｉｎ型の光センサ用ダイオードのｉ領域１１２に絶縁膜を介してゲート電極１１４を設けることにより、光センサ用ダイオードに電流が流れ始めるときのバイアス電圧の閾値をゲート電圧によって制御可能とする。 - 特許庁

The gate voltages Vg1, Vg2 are appropriately controlled under a prescribed voltage condition for suppressing a difference in response characteristics between the two diode elements PD1, PD2.例文帳に追加

そして２つのダイオード素子ＰＤ１，ＰＤ２の応答特性の違いを抑えるような所定の電圧条件で、適切にゲート電圧Ｖｇ１，Ｖｇ２を制御する。 - 特許庁

A diode 14 is connected between primary winding 11 and a switching element 15 and between a first terminal 12a of secondary winding 12 and a gate of a voltage controlled type transistor 50, a resistor 18, a diode 19, a diode 20 and a resistor 22 are connected in series in this order from a side of the first terminal 12a.例文帳に追加

一次巻線11とスイッチング素子15との間にダイオード14が接続され、二次巻線12の第１端子12ａと電圧制御型トランジスタ50のゲートとの間に、抵抗18、ダイオード19、ダイオード20及び抵抗22が第１端子12ａ側からその順で直列に接続されている。 - 特許庁

The variable attenuator is provided with the field effect transistor 13 having three terminals: a drain terminal D, a source terminal S, and a gate terminal G, wherein a current flowing between the drain terminal D and the source terminal S is controlled by voltage applied to the gate terminal, and with a diode 12 connected in series with the drain terminal D.例文帳に追加

ドレイン端子Ｄおよびソース端子Ｓ、ゲート端子Ｇの３つの端子を有し、ドレイン端子Ｄおよびソース端子Ｓ間に流れる電流がゲート端子に印加する電圧によって制御される電界効果トランジスタ１３と、ドレイン端子Ｄに直列に接続されたダイオード１２とを具備している。 - 特許庁

A parasitic diode element formed between the drain 4 and the well contact 1 of each of transistor elements is utilized as an ESD protective element and wiring connection is controlled in response to a controlling signal supplied commonly to the gate 3 of each of transistor elements.例文帳に追加

各トランジスタ素子のドレイン４とウェルコンタクト１との間に形成された寄生ダイオード素子がＥＳＤ保護素子として利用されるとともに、各トランジスタ素子のゲート３に共通に供給される制御信号に応じて配線間接続が制御される。 - 特許庁