gate-controlled delay timeとは 意味・読み方・使い方

When a delay time set circuit 44 and the first delay path 16 are supplied with the pulse train, a gate 52 is controlled to start pulse train supply to the second delay path 18 following to the loading of the delay data to the second delay path 18 and then pulse train supply to the first delay path 16 is stopped.例文帳に追加

遅延時間設定回路４４、第１遅延パス１６にパルス列が供給されているときに、第２遅延パス１８に遅延データをロードするのに続いてゲート５２を制御して第２遅延パス１８にパルス列の供給を開始した後、第１遅延パス１６へのパルス列の供給を停止させる制御を行う。 - 特許庁

For this control, a delay circuit 8 of gate-on-pulse of the FET 52 is installed, and by adjusting the gate-on time by a method of delaying to the pulse of the FET 51 working synchronously, the supply power is controlled.例文帳に追加

この制御は、ＦＥＴ５__２のゲートオンパルスの遅延回路８を設け、同期して動作するＦＥＴ５_１のパルスに対し遅延させる方法によってゲートオン時間を調整し供給電力を制御する。 - 特許庁

To easily and effectively set a suitable delay time of the opening and closing timing of a hopper gate so that the clogging of an object to be measured at the hopper gate is effectively controlled and the measuring speed is further improved.例文帳に追加

ホッパゲートでの被計量物の噛み込みを有効に抑制し、かつ、計量速度をより一層向上することができるように、ホッパゲートの開閉のタイミングの好適な遅延時間を容易かつ効率的に設定する。 - 特許庁

In the voltage-controlled oscillation circuit, a delay time of one inverting circuit 10-n is varied and controlled by gate control signals 103 and 104 outputted by a second power supply generating circuit 1-2, while delay times of remaining inverting circuits 10-1 to 10-(n-1) are controlled by a first power source generating circuit 1-1 to constant times.例文帳に追加

この電圧制御発振回路によれば、第２の電源生成回路１−２が出力するゲート制御信号１０３,１０４によって、一部の反転回路１０−ｎの遅延時間を変更制御するが、残りの反転回路１０−１〜１０−(ｎ−１)の遅延時間は第１の電源生成回路１−１によって一定に制御する。 - 特許庁