ゲート制御遅れ時間の英語

これにより、ゲート電極接続ワイヤ１３１〜１３５によって、パッケージのゲート端子１０３入力された制御電圧が順に時間遅れを伴って伝達される直列の電送線路が形成されている。例文帳に追加

Thus, serial channel lines for transmitting a control voltage inputted to the gate terminal 103 of a package in an order with time delay are formed by the gate electrode connecting wires 131-135. - 特許庁

遠隔監視制御装置２０において停止釦２１Ｃが押下された場合には、ゲート開度値及び停止指令が、通信回線３０を介して所定の時間（伝送遅れ時間ｔ３）を経過した後、ゲート駆動装置１０に入力される。例文帳に追加

When pushing down a stopping button 21C in a remote monitoring control device 20, a gate opening value and a stopping command are inputted to a gate driving device 10 after prescribed time (transmission delay time t3) passes via a telecommunication line 30. - 特許庁

各半導体素子のターンオフ時の定常電圧からゲート信号の遅れ時間を制御するのでは、素子のターンオン時ので電圧分担を均一化できない。例文帳に追加

To provide a semiconductor power converter which can make the voltage shared by each semiconductor element uniform by adjusting automatically both the timing for turn-off and the timing for turn-on. - 特許庁

制御回路は、パワーゲートトランジスタＰＧＴｒオンより遅れた開始タイミングで、または、当該オンより長い時間かけて徐々に、第１,第２電源線４１と４２を接続するように電源線スイッチ部ＳＷｒｃｃ１を制御する。例文帳に追加

The control circuit controls the power supply line switching portion SWrcc1 so that the first and second power lines 41 and 42 are connected at a start time which is later than that in allowing the power gate transistor PGTr to go on or they are connected gradually, taking time longer than that in allowing the PGTTr to go on. - 特許庁