in-phase clockとは 意味・読み方・使い方

To obtain a clock phase error signal satisfying clock reproducing performance at a low C/N to be used for correcting the phase of a reproduced clock in a clock reproducing circuit.例文帳に追加

クロック再生回路の再生クロック位相補正に用いる低Ｃ／Ｎでのクロック再生性能を満足するクロック位相誤差信号を得ること。 - 特許庁

To suppress phase distortion of a multi-phase clock signal, in a receiving circuit that receives data using the multi-phase clock signal.例文帳に追加

多相クロック信号を用いてデータを受信する受信回路において、多相クロック信号の位相歪みを抑制すること。 - 特許庁

To provide a clock correction circuit that corrects a phase of a clock signal in the finer unit than a 1/2 period of the clock.例文帳に追加

クロックの位相をそのクロックの１／２周期よりも細かい単位で補正する回路を提供する。 - 特許庁

RECOVERY OF PHASE INTERPOLATION BASE CLOCK AND DATA IN DIFFERENTIAL QUADRATURE PHASE SHIFT KEYING例文帳に追加

差動４位相偏移変調の位相補間ベースのクロック及びデータの回復 - 特許庁

To perform the phase control of a pixel clock synchronized in phase by a simple constitution.例文帳に追加

簡単な構成で、位相同期のとれた画素クロックの位相制御を可能にする。 - 特許庁

To suppress occurrence of a phase jump of an output clock caused by an instantaneous phase jump of an input clock in a DPLL (digital phase locked loop) circuit.例文帳に追加

ＤＰＬＬ回路において、入力クロックの瞬間的な位相跳びによる出力クロックの位相跳びの発生を抑制する。 - 特許庁

To provide a PLL circuit in which the phase offset of a reference clock and a feedback clock is reduced.例文帳に追加

基準クロックと帰還クロックの位相オフセットを低減したＰＬＬ回路を提供する。 - 特許庁

A delay phase lock part generates the delay clock by delaying a phase of the shift clock oscillated in the ring oscillator to a phase of the reference clock based on the reference clock and the shift clock to which the insertion pulse is inserted.例文帳に追加

遅延位相ロック部は、基準クロックと、挿入パルスを挿入されたシフトクロックとに基づいて、リング発振器において発振されるシフトクロックの位相を基準クロックの位相に対して遅らせて、遅延クロックを生成する。 - 特許庁