integrated frequency dividerとは 意味・読み方・使い方

The semiconductor integrated circuit incorporates a PLL circuit including a phase-frequency comparator 1, first and second charge pumps 2 and 3, a loop filter 4, a voltage-control oscillator 5 and a divider 6.例文帳に追加

位相周波数比較器１、第１と第２のチャージポンプ２、３、ループフィルタ４、電圧制御発振器５、分周器６を含むＰＬＬ回路を内蔵する。 - 特許庁

A semiconductor integrated circuit comprises a digital phase-locked loop ADPLL including phase comparators 10, 11, a digital loop filter 12, a digital control oscillator 13 and a feedback frequency divider 14.例文帳に追加

半導体集積回路は、位相比較器10、11、ディジタルループフィルタ12、ディジタル制御発振器13、フィードバック分周器14を含むディジタルフェーズロックドループADPLLを具備する。 - 特許庁

PLL circuit components except a VCO 46 of a PLL circuit of the circuit 22 and a VCO 68 of a PLL circuit of the circuit 23 are integrated as an integrated circuit PLL 25 and a reference frequency signal of the PLL circuit and a frequency division ratio setting signal of the frequency divider are applied to the PLL 26 of the circuit 22.例文帳に追加

回路２２のＰＬＬ回路のＶＣＯ４６及びの回路２３のＰＬＬ回路のＶＣＯ６８を除くＰＬＬ回路を一の集積回路ＰＬＬ２６とし、ＰＬＬ回路の基準周波数信号と分周器の分周比設定信号を回路２２内のＰＬＬ２６に印加する。 - 特許庁

A semiconductor integrated circuit incorporates a phase-locked loop circuit comprising a phase/frequency comparator 1, a loop attenuator 2, a charge pump 3, a loop filter 4, a voltage-controlled oscillator 5 and a frequency divider 6.例文帳に追加

半導体集積回路は、位相周波数比較器１とループアッテネータ２とチャージポンプ３とループフィルタ４と電圧制御発振器５と分周器６を具備するフェーズロックドループ回路を内蔵する。 - 特許庁

To provide an integrated circuit device having a small power consumption, by including a count circuit operated asynchronously with a fundamental oscillation clock or a clock frequency-divider circuit.例文帳に追加

原振クロックと非同期に動作するカウント回路やクロック分周回路を内蔵することにより、消費電力のより小さい集積回路装置を提供すること。 - 特許庁

A transmission circuit 1, a clock frequency divider circuit 2 and an antenna drive circuit 3 which constitute a transmission device have all of their circuit formed in a single integrated circuit 4.例文帳に追加

送信装置を構成する送信回路１、クロック分周回路２およびアンテナ駆動回路３はいずれも一つの集積回路４内に回路構成されている。 - 特許庁

A reception amplification circuit 1, a frequency conversion circuit 2, a clock divider circuit 3, a demodulation circuit 4 which constitute a receiving device have all of their circuits formed in a single integrated circuit 5.例文帳に追加

受信装置を構成する受信用増幅回路１、周波数変換回路２、クロック分周回路３、復調回路４はいずれも一つの集積回路５内に回路構成されている。 - 特許庁

The semiconductor integrated circuit includes a PLL and a control unit 9, wherein the PLL includes a phase/frequency comparator 1, a loop filter 3, a voltage controlled oscillator (VCO) 8 and a frequency divider 6, and the VCO (8) includes a voltage/current converter (VIC) and a ring oscillator.例文帳に追加

ＰＬＬと制御ユニット９を具備し、ＰＬＬは位相周波数比較器１、ループフィルタ３、電圧制御発振器(ＶＣＯ)８、分周器６を含み、ＶＣＯ(８)は電圧電流変換器(ＶＩＣ)とリング発振器を含む。 - 特許庁