jitter suppressionとは 意味・読み方・使い方

To provide a bit synchronization device that reduces a steady-state jitter amount and decreases a time required for jitter suppression.例文帳に追加

定常的なジッタ量を小さくするとともにジッタ抑圧に要する時間を短くすること。 - 特許庁

To realize both suppression of a jitter and shortening of a response time.例文帳に追加

ジッタの抑圧と応答時間の短縮とを両立させる。 - 特許庁

To provide a jitter suppression apparatus and method that suppress jitter without requiring a high frequency capacitor.例文帳に追加

高周波用コンデンサを必要とすることなく、ジッタを抑制することができるジッタ抑制装置及び方法を提供する。 - 特許庁

To provide a jitter suppression circuit for quickly responding to input signals including jitters and obtaining output clock signals for which the jitters are reduced.例文帳に追加

ジッタを含む入力信号に迅速に応答してジッタ低減した出力クロック信号を得るジッタ抑圧回路を提供する。 - 特許庁

To provide a circuit capable of attaining high-speed frequency follow-up performance while satisfying jitter/wander suppression performance.例文帳に追加

ジッタ・ワンダ抑圧性能を満足しつつ、高速な周波数追従性能を実現することが可能な回路を提供する。 - 特許庁

To provide a jitter suppression circuit capable of suppressing the occurrence of an overshoot and satisfying a standard.例文帳に追加

本発明は、オーバーシュートの発生を抑え、規格を満足することができるジッタ抑圧回路を提供することを目的とする。 - 特許庁

To suppress a peak jitter generated near a zero-cross point of frequency deviation between an input clock and a system clock, in a synchronous transmission apparatus and a jitter suppression method.例文帳に追加

同期伝送装置及びジッタ抑圧方法に関し、入力クロックとシステムクロックの周波数偏差のゼロ交叉点付近で発生するピークジッタを抑圧する。 - 特許庁

A PLL1 section 100 as a high-frequency jitter suppression section, a PLL2 section 200 as a low-frequency wonder suppression section, and a PLL3 section as a regeneration clock section are provided in a multiloop synthesizer configuration.例文帳に追加

高周波ジッタ抑圧部であるＰＬＬ１部１００と、低周波ワンダ抑圧部であるＰＬＬ２部２００と、再生クロック部であるＰＬＬ３部３００をマルチループ・シンセサイザ構成とする。 - 特許庁