logical clocksとは 意味・読み方・使い方

A logical sum gate 7 obtains the sum of oscillation clocks G1 and G2 and generates high-speed clock edges H continuously.例文帳に追加

論理和ゲート７は、発振クロックＧ１，Ｇ２の和をとり、高速なクロックエッジＨを連続発生させる。 - 特許庁

To perform delay testing in an actual operating condition for a semiconductor integrated circuit having a plurality of logical circuits that respectively operate on the basis of testing clocks having different frequencies without trouble which may occur when the testing clocks are set to a high-frequency side or a low-frequency side.例文帳に追加

テストクロックを高周波側及び低周波側のいずれかに設定した場合に生じる不都合を伴うことなく、互いに異なる周波数のクロックに基づいて動作する複数の論理回路を備える半導体集積回路に対して実動作条件で遅延テストを実行すること。 - 特許庁

A logical circuit 104 operates at an operating frequency higher than the clock frequency synchronously with the polyphase clocks CK1-CKn generated by the circuit 102 and distributed by the means 103.例文帳に追加

論理回路１０４は、クロック生成回路１０２によって生成され、クロック分配手段１０３によって分配された多相クロックＣＫ１〜ＣＫｎに同期してクロック周波数よりも高い動作周波数で動作する。 - 特許庁

The gate driver 20 includes shift registers SR1 to SR243 for transferring start pulses STV based on vertical clocks, AND circuits 1 to 242 for obtaining logical product of output signals of two adjacent shift registers, and a switching circuit 21 for switching and outputting respective outputs of the AND circuits 2 to 241 to the even number line and the odd number line.例文帳に追加

ゲートドライバ２０は、垂直クロックに基づいてスタートパルスＳＴＶを転送するシフトレジスタＳＲ１〜ＳＲ２４３と、隣り合う２つのシフトレジスタの出力信号の論理積をとるＡＮＤ回路１〜２４２と、ＡＮＤ回路２〜２４１の出力をそれぞれ奇数ライン、偶数ラインに切り替えて出力する切り替え回路２１を備えている。 - 特許庁