logical clockとは 意味・読み方・使い方

The counter 5 is reset when the logical outputs are mismatched and counts the synchronous system clock again.例文帳に追加

カウンタ５は不一致となった時にリセットされ再び同期系クロックを計数する。 - 特許庁

A clock 150 is inputted to a logical circuit 101 to operate it.例文帳に追加

論理回路１０１にクロック１５０を入力して論理回路１０１を動作させる。 - 特許庁

METHOD, LOGICAL DEVICE AND SYSTEM FOR CALCULATING JITTER OF CIRCUIT; AND METHOD, LOGICAL DEVICE AND SYSTEM FOR SYNTHESIZING CLOCK TREE OF CIRCUIT例文帳に追加

回路のジッタを計算する方法、論理装置及びシステム並びに回路のクロックツリーを合成する方法、論理装置及びシステム - 特許庁

OR circuits 16 each produce the logical sum of a STOP_CLK signal 15 and a clock from a clock oscillator to control a start/stop of clock transmission.例文帳に追加

ＳＴＯＰ＿ＣＬＫ信号１５とロック発振器のクロックとをＯＲ回路１６において論理和をとることにより、クロック送信の開始・停止を制御する。 - 特許庁

A clock analysis part 4 of the logical circuit designing device 1 extracts, for a logical circuit given in the form of a net list or the like, clock paths of flip flop, latch and hard macro cell to a clock input pin from a name of a terminal or network which is to be a clock supply source designated by a clock designation part 2.例文帳に追加

論理回路設計装置１のクロック解析部４は、ネットリストなどの形式で与えられた論理回路について、クロック指定部２によって指定されたクロック供給源となる端子またはネット名から、フリップフロップとラッチおよびハードマクロのクロック入力ピンへのクロック経路を抽出する。 - 特許庁

Next, by inputting a clock pulse into a clock line, the input logical value is supplied from the scanning chain to a combined circuit.例文帳に追加

次に、クロック線にクロックパルスを入力することによって、入力論理値をスキャンチェインから組合せ回路に供給する。 - 特許庁

A logic circuit executes a predetermined logical operation with a second scan clock and an operation mode, to generate and output an update clock.例文帳に追加

論理回路は、第２のスキャンクロックと動作モードとの所定の論理演算を行い、アップデートクロックを生成して出力する。 - 特許庁

A sub-clock switching control part 202 has a second counter for counting the logical OR of the sub-clock and the first main clock stop flag at the fall of the sub-clock when the first main clock stop flag occurs.例文帳に追加

サブクロック切替制御部２０２は、前記第１のメインクロック停止フラグが発生した時点で、前記サブクロックと該サブクロックの立ち下がり時における前記第１のメインクロック停止フラグとの論理和信号をカウントする第２のカウンタを有する。 - 特許庁