normal testとは 意味・読み方・使い方

A functional block 12 has a normal operation mode and a test mode.例文帳に追加

機能ブロック１２は、通常動作モードおよびテストモードを有する。 - 特許庁

To provide a test method of a semiconductor device and a test board for the semiconductor device, capable of performing a normal mode operation test (16-bit operation test) and a test mode operation test (4-bit parallel test) by using the same test board.例文帳に追加

通常モード動作試験（１６ビットでの動作試験）と、テストモード動作試験（４ビットのパラレル試験）とを、同一の試験用ボードを用いて行うことができる半導体装置の試験方法及び半導体装置の試験用ボードを提供する。 - 特許庁

The test is performed by the time element data of a time element table for a normal action at a normal time, and by the time element data of a time element table for the interlinking test which is shorter than the time element table for the normal action at the time of the interlinking test.例文帳に追加

通常時には通常動作用時素テーブルの時素データで、連動検査時には通常動作用時素テーブルに比較して短い連動検査用時素テーブルの時素データによって検査を行う。 - 特許庁

In the controller 7, a "normal"/"test" switching circuit 13 and a test apparatus 71 such as a simulation signal generator for a test are incorporated.例文帳に追加

制御装置７には「通常」／［テスト］の切替回路１３、試験用の模擬信号発生器などの試験装置７１が内蔵される。 - 特許庁

A memory cell block for the acceleration test and a memory cell block for a normal operation are prepared in the SRAM block to carry out the acceleration test and a normal operation in parallel.例文帳に追加

加速試験は、ＳＲＡＭブロック中に加速試験用のメモリセルブロックと通常動作用のメモリセルブロックを用意し、通常動作と並行して行う。 - 特許庁

A semiconductor memory device 2 has a normal mode and a test mode.例文帳に追加

半導体記憶装置２は動作モードとして通常モードとテストモードとを有する。 - 特許庁

In the nonvolatile semiconductor memory, any one of a normal mode and a test mode is selected and a normal mode voltage is supplied to a selected word line when the normal mode is selected; and also a test mode voltage lower than the normal mode voltage is supplied to the selected word line when the test mode is selected.例文帳に追加

通常モード及びテストモードのいずれか１を選択し、当該通常モードのときには通常モード電圧を選択ワード線へ供給し且つ当該テストモードのときには当該通常モード電圧よりも低いテストモード電圧を選択ワード線へ供給する不揮発性半導体メモリ。 - 特許庁

The semiconductor integrated circuit includes a test control circuit 101 for outputting a TEST signal, a test-mode-ready buffer circuit 111, and a normal output buffer circuit 113.例文帳に追加

ＴＥＳＴ信号を出力するテスト制御回路１０１と、テストモード対応バッファ回路１１１と、通常出力バッファ回路１１３とを具備する。 - 特許庁