package limitationとは 意味・読み方・使い方

To provide a multi-chip package capable of overcoming limitation in the size and shape of a semiconductor chip in embodying the multi-chip package.例文帳に追加

マルチチップパッケージ具現における半導体チップのサイズと形態の制約を克服できるマルチチップパッケージを提供する。 - 特許庁

To prevent a commodity itself as well as a package case from being wrinkled in the case that the commodity is stored in the package case, increase an amount of information to be printed on the package case, eliminate usage of glue when the package case is made, provide non-limitation to raw material used and further enable it to be made in a less-expensive manner.例文帳に追加

商品を収納する際に、商品自体、パッケージケースにシワがよらないようにするとともに、パッケージケースに印刷される情報量を増やし、また、パッケージケース作成において糊を使用する必要がなく、使用する素材も限定されず、安価に作成できるようにする。 - 特許庁

A multichip package using constant voltage power supply means has a substrate unit 1, a light emitting unit 2, a current limitation unit, frame units 3, and package units 4.例文帳に追加

定電圧電源供給手段を使用するマルチチップパッケージは、基板ユニット１、発光ユニット２、電流制限ユニット、フレームユニット３及びパッケージユニット４を有する。 - 特許庁

A package table management part generates a package ID for each unique combination of the information of a plurality of predetermined specific items that cannot have the information about limitation on secondary use under intellectual property regulation as a content.例文帳に追加

パッケージテーブル管理部は、知的所有権により二次利用が制限される情報を内容としてもち得ない予め決められた複数の特定項目の情報のユニークな組み合わせ毎にパッケージＩＤを生成する。 - 特許庁

To provide a package system that enables elements to be interconnected without imposing the restriction and limitation existing in the package system on the elements.例文帳に追加

本発明は、従来のパッケージシステムに存在する制約及び制限なしに、素子が共に接続されることを可能にするパッケージングシステムを提供することを目的とする。 - 特許庁

To fully secure standoff between a package and a wiring board, and to relax a limitation on a chip size in a multilayer semiconductor device in a PoP structure.例文帳に追加

ＰｏＰ構造の積層型半導体装置において、パッケージと配線基板との間のスタンドオフを十分に確保しつつ、チップサイズの制限を緩和する。 - 特許庁

By this connections, the bonding part of the wiring board 10 is reduced in area, and a dimensional limitation is relaxed in a wire bonding operation, so that a chip area is expanded with a package size unchanged so as to cope with an increase in a chip size due to an increase in chip capacity.例文帳に追加

この接続により配線基板のボンディング部の面積が減少し、高容量化に伴うチップサイズ拡大に対し、ワイヤボンディング時の寸法制約が低減されるのでパッケージサイズ不変の状態でチップ面積を大きくすることができる。 - 特許庁