static mos memoryとは 意味・読み方・使い方

A dummy memory cell 3 of this SPRAM (Static Random Access Memory) is formed by replacing P channel MOS transistors (TRs) 21 and 22 for loading a normal memory cell 2 with N channel MOS TRs 27 and 28, applying a power source potential VDD to a memory node N2 and applying the ground potential GND to the source of the MOS TR 27.例文帳に追加

このＳＲＡＭのダミーメモリセル３は、正規のメモリセル２の負荷用のＰチャネルＭＯＳトランジスタ２１，２２をＮチャネルＭＯＳトランジスタ２７，２８で置換し、記憶ノードＮ２に電源電位ＶＤＤを与え、ＮチャネルＭＯＳトランジスタ２７のソースに接地電位ＧＮＤを与えたものである。 - 特許庁

To suppress an increase in subthreshold voltage and a reduction in voltage margin accompanying a low-voltage operation of a static memory cell composed of a MOS transistor.例文帳に追加

ＭＯＳトランジスタから成るスタティックメモリセルの低電圧動作に伴うサブスレッショルド電流の増加と電圧マージンなどの低下を抑制する。 - 特許庁

A MOS transistor where static memory cells intersect each other to be coupled is configured so as to prevent substantial flowing of a current between a drain and a source even when voltages of a gate and the source are equal.例文帳に追加

スタティックメモリセルの交差結合されたＭＯＳトランジスタは、ゲートおよびソースのそれぞれの電圧が等しくてもドレインとソースとの間に実質的に電流が流れないように構成される。 - 特許庁

An SRAM (Static Random Access Memory) includes a P-channel MOS transistor 1 having a comparatively high conduction resistance value which is connected between a one end of a memory cell power source wiring MVL and a line of power source potential VDD', the power source wiring MVL being provided for each row and connected to a power source node of corresponding row.例文帳に追加

このＳＲＡＭは、各行に対応して設けられて対応の行のメモリセル電源配線ＭＶＬの一方端と電源電位ＶＤＤ′のラインとの間に接続され、比較的高い導通抵抗値を有するＰチャネルＭＯＳトランジスタ１を備える。 - 特許庁