synchronized clocksとは 意味・読み方・使い方

To provide a display driver which generates charge pumping signals synchronized to different clocks for multiple modes.例文帳に追加

マルチプルモードのための相異なるクロックに同期されるチャージポンピング信号を発生させるディスプレイドライバを提供する。 - 特許庁

In transmission mode, the prescribed bias voltage of different levels are added to the base band signals, and these signals are selectively outputted and synchronized with clocks.例文帳に追加

送信時には各ベースバンド信号に所定の異なるバイアス電圧を付加し、クロックに同期して選択出力する。 - 特許庁

The same operation is performed in all the systems, so that the phases of all clocks are synchronized with the comparison reference clock.例文帳に追加

同様の動作を全ての系で実行することにより、全てのクロックの位相が比較基準クロックと一致することとなる。 - 特許庁

To generate a plurality of clocks which are capable of flexibly dealing with the specification change of a system and are synchronized with each other in small circuit scale.例文帳に追加

システムの仕様変更に柔軟に対応でき、かつ小さな回路規模で互いに同期した複数のクロックを生成する。 - 特許庁

To receive a plurality of pieces of AV (Audio Video) information and respective clocks synchronized with the plurality of pieces of AV information, and to transmit the plurality of pieces of AV information through one transmission port without damaging the respective clocks.例文帳に追加

複数のＡＶ情報と、複数のＡＶ情報に同期している各クロックとを受信し、１つの送信ポートを介して、その各クロックを損なわずに、複数のＡＶ情報を送信する。 - 特許庁

A master LSI 10 and a slave LSI 120 generate operation clocks synchronized with the same synchronization clock, the operation clocks are counted by operation counters 15, 25, to generate respectively the first word clock and the second word clock.例文帳に追加

マスタＬＳＩ１０とスレーブＬＳＩ２０は、同じ同期クロックに同期した動作クロックを生成し、その動作クロックを動作カウンタ１５，２５でカウントして第１ワードクロックと第２ワードクロックをそれぞれ生成する。 - 特許庁

A PLL circuit 3 generates the clocks synchronized with the output pulses of a pulse generating circuit 2 and its multiplication ratio is controlled by a microcomputer 10.例文帳に追加

ＰＬＬ回路３は、パルス発生回路２の出力パルスに同期したクロックを発生し、その逓倍比はマイコン１０で制御される。 - 特許庁

Second flip-flops 8_1, 8_2 sample the signals received by the input buffers 6_1, 6_2, while using the second clocks synchronized with the signals.例文帳に追加

第２のフリップフロップ８_１，８_２は、各入力バッファ６_１，６_２で受信された各信号をそれらに同期した第２のクロックで取り込む。 - 特許庁