tree design methodとは 意味・読み方・使い方

To provide a clock tree design method and device capable of reducing power consumption of clock tree and of entire FF circuit connected to the clock tree.例文帳に追加

クロックツリー及びクロックツリーに接続されたＦＦ回路全体で消費電力を低減できるクロックツリー設計方法及び装置を提供する。 - 特許庁

To provide a design method for a semiconductor integrated circuit capable of easily preparing a clock tree.例文帳に追加

容易にクロック木を作成できるような半導体集積回路の設計方法を提供する。 - 特許庁

To provide a layout device and a layout method, allowing simple skew adjustment in a clock tree design.例文帳に追加

クロックツリー設計において、簡潔なスキュー調整をすることができるレイアウト装置及びレイアウト方法を提供すること。 - 特許庁

To provide a prediction method of thermal environment that can predict a surface temperature by reproducing a design for a building, a tree and the like.例文帳に追加

建物や樹木などのデザインを再現し、表面温度の予測ができる熱環境の予測方法を提供する。 - 特許庁

To provide a delay analysis method of an integrated circuit that enables finding of delay condition violation expressing after clock tree synthesis during delay analysis in an ideal clock mode before clock tree synthesis, and enables reduction of the design man-hour when the delay condition violation expressing after clock tree synthesis is included in design data before the clock tree synthesis.例文帳に追加

クロックツリー合成前の理想クロックモードでの遅延解析時に、クロックツリー合成後に発現する遅延条件違反を発見できるようにし、クロックツリー合成前の設計データにクロックツリー合成後に発現する遅延条件違反が含まれている場合の設計工数を低減化できるようにした集積回路の遅延解析方法を提供する。 - 特許庁

To provide a designing apparatus and a designing method of an addition circuit for automating the design of the addition circuit, such as a Wallace Tree circuit, and to provide a program.例文帳に追加

ウォレスツリー回路などの加算回路の設計を自動化することができる加算回路の設計装置とその方法ならびにプログラムを提供する。 - 特許庁

To provide a design method or the like for a semiconductor integrated circuit, capable of preventing addition of a large number of buffers to a clock tree.例文帳に追加

クロックツリーに数多くのバッファが追加されてしまうこと等を防止することができる半導体集積回路の設計方法等を提供する。 - 特許庁

CLOCK TREE CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, METHOD OF DESIGNING THE SAME, AND MEDIUM RECORDING DESIGN PROGRAM FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

クロックツリー回路、半導体集積回路装置、半導体集積回路装置の設計方法、および、半導体集積回路の設計プログラムを記録した媒体 - 特許庁