「tree design method」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

CIRCUIT BLOCK FOR CLOCK TREE SYNTHESIS AND CLOCK TREE CIRCUIT AND ITS DESIGN METHOD例文帳に追加

クロック・ツリー・シンセシス用回路ブロック及びクロック・ツリー回路及びクロック・ツリー回路の設計方法 - 特許庁

DESIGN CIRCUIT FOR COMMUNICATION CHANNEL WITH TREE STRUCTURE, DESIGN METHOD FOR COMMUNICATION CHANNEL WITH TREE STRUCTURE AND COMPUTER-READABLE RECORDING MEDIUM例文帳に追加

木構造を持つ通信路の設計回路及び木構造を持つ通信路の設計方法並びにコンピュータ可読記録媒体 - 特許庁

To provide a clock tree design method and device capable of reducing power consumption of clock tree and of entire FF circuit connected to the clock tree.例文帳に追加

クロックツリー及びクロックツリーに接続されたＦＦ回路全体で消費電力を低減できるクロックツリー設計方法及び装置を提供する。 - 特許庁

To provide a design method for a semiconductor integrated circuit capable of easily preparing a clock tree.例文帳に追加

容易にクロック木を作成できるような半導体集積回路の設計方法を提供する。 - 特許庁

To provide a layout device and a layout method, allowing simple skew adjustment in a clock tree design.例文帳に追加

クロックツリー設計において、簡潔なスキュー調整をすることができるレイアウト装置及びレイアウト方法を提供すること。 - 特許庁

To provide a prediction method of thermal environment that can predict a surface temperature by reproducing a design for a building, a tree and the like.例文帳に追加

建物や樹木などのデザインを再現し、表面温度の予測ができる熱環境の予測方法を提供する。 - 特許庁

To provide a delay analysis method of an integrated circuit that enables finding of delay condition violation expressing after clock tree synthesis during delay analysis in an ideal clock mode before clock tree synthesis, and enables reduction of the design man-hour when the delay condition violation expressing after clock tree synthesis is included in design data before the clock tree synthesis.例文帳に追加

クロックツリー合成前の理想クロックモードでの遅延解析時に、クロックツリー合成後に発現する遅延条件違反を発見できるようにし、クロックツリー合成前の設計データにクロックツリー合成後に発現する遅延条件違反が含まれている場合の設計工数を低減化できるようにした集積回路の遅延解析方法を提供する。 - 特許庁

To provide a designing apparatus and a designing method of an addition circuit for automating the design of the addition circuit, such as a Wallace Tree circuit, and to provide a program.例文帳に追加

ウォレスツリー回路などの加算回路の設計を自動化することができる加算回路の設計装置とその方法ならびにプログラムを提供する。 - 特許庁

To provide a design method or the like for a semiconductor integrated circuit, capable of preventing addition of a large number of buffers to a clock tree.例文帳に追加

クロックツリーに数多くのバッファが追加されてしまうこと等を防止することができる半導体集積回路の設計方法等を提供する。 - 特許庁

CLOCK TREE CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, METHOD OF DESIGNING THE SAME, AND MEDIUM RECORDING DESIGN PROGRAM FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

クロックツリー回路、半導体集積回路装置、半導体集積回路装置の設計方法、および、半導体集積回路の設計プログラムを記録した媒体 - 特許庁

The layout-design method comprises the steps of adjacently arranging the capacitor cell 2 between power supplies (S2), selecting the capacitor 2 at the arranged position, in response to the clock tree structure CT (S5), and replacing it by the clock driver cell 1 (S6).例文帳に追加

電源間容量セル２を隣接配置し（Ｓ２）、クロックツリー構造ＣＴに応じた配置位置の電源間容量セル２を選択して（Ｓ５）、クロックドライバセル１に置き換える（Ｓ６）。 - 特許庁

To provide a layout design method capable of realizing a layout with good arrangement balance of cells in a clock tree circuit for branching an input clock signal comprising a gated clock circuit.例文帳に追加

入力クロック信号を分岐させるクロックツリー回路がゲーテッドクロック回路を含む場合においても、セルの配置バランスが良いレイアウトを実現できるレイアウト設計方法等を提供する。 - 特許庁

To provide a layout-design method and a layout-design program, capable of simply providing a securement of a power source main line for supplying a stable power voltage and a preferred clock tree structure, by arranging a capacitor between power sources, and to provide a clock driver in the region under the power source wiring.例文帳に追加

電源配線の直下領域に電源間容量とクロックドライバとを配置して、安定した電源電圧を供給する電源幹線の確保と好適なクロックツリー構造とが簡便に提供可能なレイアウト設計方法、およびレイアウト設計プログラムを提供すること。 - 特許庁

To provide advantageously a woody decorative panel which has sophisticated design imparted without impairing the beautiful appearance of a wild tree (sliced veneer) at a low price, and a method for advantageously manufacturing the woody decorative panel.例文帳に追加

自然木（突板）の有する美感を損なうことなく、更に高度な意匠性が付与された木質化粧板を、有利に安価に提供すること、及びそのような木質化粧板を有利に製造し得る方法を提供すること。 - 特許庁

To provide an approximate histogram generation method of nodes to be given to XML data when updating the XML data, thereby enabling an easy grasp of a node congestion state in a tree structure of the XML data, and a design/management method of node labels using the approximate histogram.例文帳に追加

ＸＭＬデータを更新する場合に、ＸＭＬデータの木構造における節点の混み具合を容易に把握することができるＸＭＬデータに付与する節点の近似ヒストグラム作成方法および、上記近似ヒストグラムを用いた、節点のラベルの設計・管理手法を提供することを目的とするものである。 - 特許庁