voltage-logic|current-switchingの英語

This circuit analyzes a voltage transition of a ratio digital logic circuit 160, and a switching circuit 150 controls a DC current which flows in the entire circuit based on the transition.例文帳に追加

この回路は、レシオ・デジタル論理回路１６０の電圧遷移を分析し、その遷移に基づいて、スイッチング回路１５０が回路全体を流れる直流電流を制御する。 - 特許庁

A gate drive integrated circuit for switching a power transistor using an external controller includes gate drive capability and a low zero input current, and enables the use of bootstrap supplitechnic technique to supply a logic supply voltage.例文帳に追加

外部コントローラを使用するパワートランジスタをスイッチングするためのゲートドライバ集積回路は、ゲート駆動能力および低零入力電流を含み、論理供給電圧を供給するためにブートストラップサプリテクニックの使用を可能にする。 - 特許庁

A dead time compensation logic circuit 160 calculates a dead time compensation voltage ▵V' based on a rate of change of a voltage command value V*, a gain ▵V calculated from a DC voltage value Vdc supplied to the power converter device, a dead time Td and a switching frequency fc, and a current polarity A.例文帳に追加

デットタイム補償ロジック回路１６０は、電圧指令値Ｖ＊の変化率と、電力変換装置に供給される直流電圧値ＶｄｃとデットタイムＴｄとスイッチング周波数ｆｃより演算したゲインΔＶと、電流の極性Ａとに基づいて、デットタイム補償電圧ΔＶ’を算出する。 - 特許庁

If the current comparison signal Icmp is asserted during a period when the voltage comparison signal Vcmp is asserted, a logic unit 20 sets a control signal Spfm to a second level at which the switching transistor M1 is turned off, and sets the control signal Spfm to a first level at which the switching transistor M1 is turned on after the lapse of a predetermined off time Toff.例文帳に追加

ロジック部２０は、電圧比較信号Ｖｃｍｐがアサートされる期間中、電流比較信号Ｉｃｍｐがアサートされると、制御信号ＳｐｆｍをスイッチングトランジスタＭ１がオフする第２レベルにセットし、所定のオフ時間Ｔｏｆｆの経過後に、制御信号ＳｐｆｍをスイッチングトランジスタＭ１がオンする第１レベルにセットする。 - 特許庁

A reverse current reduction technique is realized, by mounting a circuit to take in a PWM signal, an output signal of the switching regulator and a supply voltage the and an OR gate for outputting a logic signal for controlling the turning ON/OFF of a PMOS buffer positioning at the output.例文帳に追加

逆電流低減技法が、ＰＷＭ信号と、スイッチングレギュレータの出力信号と、供給電圧とを取り入れて、逆電流の流れの開始を知らせるためのロジック信号を出力する回路、および出力に位置するＰＭＯＳバッファのオン／オフを制御するためのロジック信号を出力するＯＲゲートを実装することによって実現される。 - 特許庁