word line Sとは 意味・読み方・使い方

When data are read out, a bit line potential VBL is larger than a source line potential VSL, and a word line potential VWL_s of a selection cell MC_s is larger than the bit line potential VBL, and a word line potential VWL_us of a non-selection cell MC_us is smaller than the source line potential VSL.例文帳に追加

データの読み出し時、ビット線電位ＶＢＬはソース線電位ＶＳＬより大きく、選択セルＭＣ＿ｓのワード線電位ＶＷＬ＿ｓは、ビット線電位ＶＢＬより大きく、非選択セルＭＣ＿ｕｓのワード線電位ＶＷＬ＿ｕｓは、ソース線電位ＶＳＬより小さい。 - 特許庁

And a local source LSI is charged through a memory cell S, and word line voltage VWW for write is supplied to the selection word line S-WL.例文帳に追加

そして、メモリセルＳを介して、ローカルソースＬＳ１をチャージし、選択ワード線Ｓ−ＷＬに書き込み用ワード線電圧ＶＷＷを供給する。 - 特許庁

Because the threshold voltage Vth of the memory cell S is raised when the writing is performed, the writing is finished when the voltage of the word line is further raised to a voltage of the word line (dependent on the writing level) where the writing completes.例文帳に追加

書き込みが行われると、メモリセルＳのしきい値電圧Ｖｔｈが上昇するので、さらにワード線の電圧を上げて書き込みが終了となるワード線電圧（書き込みレベルよる）となったところで書き込みを終了する。 - 特許庁

When the memory cell S that is deeply depleted by erasing exists, the drain voltage of the memory cell S is raised, by lowering the voltage of the word line to a negative voltage, and the writing is permitted.例文帳に追加

消去時に深くデプリートしたメモリセルＳが存在する場合、ワード線の電圧を負電圧まで下げることにより、メモリセルＳのドレイン電圧が上昇し、書き込みが可能となる。 - 特許庁

In a write current control part 9 provided to a flash memory 1, the current flowing in the memory cell S when writing is detected by a write current detection circuit 11, and a word line voltage control circuit 12 controls the word line voltage, on the basis of the detection result.例文帳に追加

フラッシュメモリ１に設けられた書き込み電流制御部９において、書き込み電流検出回路１１により、書き込み時にメモリセルＳに流れる電流を検出し、その検出結果に基づいてワード線電圧制御回路１２がワード線電圧を制御する。 - 特許庁

In this MRAM(magnetoresistive random access memory) structure, a word line or a gate line (WL) is low-ohm-coupled to a programming line (PRL), a potential of a source (S) of a selective transistor (T) can be made same as that of the programming line (PRL).例文帳に追加

本発明のＭＲＡＭ構造では、ワード線またはゲート線（ＷＬ）がプログラミング線（ＰＲＬ）と低オーム結合されており、選択トランジスタ（Ｔ）のソース（Ｓ）を、ゲート（Ｇ）またはプログラミング線（ＰＲＬ）と同様の電位とすることが可能となっている。 - 特許庁

The output section S is connected to a source (or a drain) of the FET: T22, and electrically connected to a data line D2 connected to the drain (or source) of the FET: T22 by controlling a level of a word line W2 connected to the gate of the FET: T22.例文帳に追加

前記出力部ＳはＦＥＴ：Ｔ２２のソース（又はドレイン）に接続しており、ＦＥＴ：Ｔ２２のゲートに接続するワード線Ｗ２の制御により、前記出力部ＳはＦＥＴ：Ｔ２２のドレイン（又はソース）に接続するデータ線Ｄ２と電気的に接続する。 - 特許庁