| 例文 |
"two-processor"を含む例文一覧と使い方
該当件数 : 7件
The two processor core models execute a target program of a system comprising two processor cores having endian formats different from each other and a buffer memory for temporarily storing transmission data between the two processor cores to simulate operations of the two processor cores respectively.例文帳に追加
2つのプロセッサコアモデルは、エンディアン形式が夫々異なる2つのプロセッサコアと、2つのプロセッサコア間の転送データを一時記憶するバッファメモリと、を備えるシステムのターゲットプログラムを実行して2つのプロセッサコアの動作を夫々模擬する。 - 特許庁
In an embodiment, a software development system comprises two processor core models, a memory model and an endian-dependent code detection unit.例文帳に追加
実施形態によれば、2つのプロセッサコアモデルと、メモリモデルと、エンディアン依存コード検出部と、を備える。 - 特許庁
To detect endian-dependent codes from a program for a system comprising two processor cores having different endian formats.例文帳に追加
エンディアン形式が異なる2つのプロセッサコアを備えるシステムを対象としたプログラムからエンディアン依存コードを検出すること。 - 特許庁
This electronic device 1 is provided with two or more processor blocks 2a and 2b, and user interfaces UI1 and UI2 among at least the two processor blocks 2a and 2b are used.例文帳に追加
この電子デバイス(1)は2つまたはそれ以上のプロセッサブロック(2a 、2b)を有し、少なくとも2つのプロセッサ・ブロック(2a 、2b)の中でユーザ・インタフェース(UI1、UI2)が用いられる。 - 特許庁
A microcomputer 40 in which a single DMA controller 37 is used in common between two processor elements (PE) 1 and 2 includes a register 41 storing an assignment table representing which storage area among storage areas is assigned to a certain PE.例文帳に追加
1つのDMAコントローラ37が2つのプロセッサエレメント(PE)1,2に共用されるマイコン40には、記憶領域のうち、どの記憶領域がどのPEに割り当てられているかを示す割当テーブルを記憶するレジスタ41が設けられている。 - 特許庁
The two processor devices are connected by a duplexed serial bus and are equipped with a higher level controller which executes a control operation and access to the counterpart processor device, a duplexed transmission controller which controls transmission of serial data, a duplexed receiving controller which controls reception of the serial data, and a duplexed diagnostic means to diagnose validity of the received data.例文帳に追加
2つのプロセッサ装置は、二重化されたシリアルバスにより接続され、制御演算及び相手側のプロセッサ装置とのアクセスを実行する上位コントローラと、シリアルデータの送信を制御する二重化された送信コントローラと、シリアルデータの受信を制御する二重化された受信コントローラと、受信データの正当性を診断する二重化された診断手段とを設けた。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|