「サブバンク」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

更に、メモリセルアレイを偶数のサブバンクからなる構成とし、一方のサブバンクにおける消去電圧パルスの印加と他方のサブバンクにおける書き込み電圧パルスの印加を交互に行う。例文帳に追加

Furthermore, a memory cell array is configured of an even number of sub banks so as to apply the erasing voltage pulse to one sub bank and the writing voltage pulse to another sub bank alternately. - 特許庁

本発明は、半導体メモリ装置に関し、より詳しくは、複数のサブバンクからなる複数のバンクを含む半導体メモリ装置に関する。例文帳に追加

To provide a semiconductor memory apparatus including a plurality of banks consisting of a plurality of sub-banks. - 特許庁

本発明の半導体メモリ装置 は、データ信号ラインの断絶なしに連続的にスタックされた少なくとも二つのサブバンクからなるスタックバンク構造体、及びスタックバンク構造体の一側に配置され、サブバンクのコラム関連信号を同時に制御するコントロールブロックを含む。例文帳に追加

The semiconductor memory apparatus includes stack bank structure having at least two sub-banks continuously stacked without disconnection of data signal lines, and a control block arranged at one side of the stack bank structure to simultaneously control column-related signals of the sub-banks. - 特許庁

さらに、左右のサブバンク１０１ａと１０２ａ、１０２ｂと１０１ｂ間に位置する２つのバンクのローアドレス情報信号線ＢＣ０，ＢＲＡＩ０とＢＣ１，ＢＲＡＩ１は上下のサブバンク１０１ａと１０２ｂ、１０２ａと１０１ｂの境界領域で交差される。例文帳に追加

Further, row address information signal lines BC0 and BRAI0, and BC1 and BRAI1 of two banks being located between the left and right sub banks 101a and 102a, and 102b and 101b cross at the boundary region of the upper and lower sub banks 101a and 102b, and 102a and 101b. - 特許庁

他の発明は、一定間隔をおいて複数配置され、複数のサブバンクからなるスタックバンク構造体と、スタックバンク構造体を構成するサブバンクのコラム関連信号を全部制御するコントロールブロックと、スタックバンク構造体間に配置される複数のグローバル入出力ラインとを含む。例文帳に追加

The other invention includes stack bank structure consisting of a plurality of sub-banks arranged at fixed intervals, a control block controlling all column-related signals of the sub-banks constituting the stack bank structure, and a plurality of global input/output lines arranged between stack bank structures. - 特許庁