ディスプレースメントを含む例文一覧と使い方
該当件数 : 6件
分岐先として使用できるアドレスを下位nビット(nは任意の自然数)が0のアドレスに限定することにより、ディスプレースメントで使用する値に2のn乗を乗じたものを分岐先アドレスし、同じディスプレースメントのビット数で、より遠くまで分岐できるようにする。例文帳に追加
The address usable as branch designation is limited to the address having a subordinate n-bit (n is an optional natural number), of 0, thereby, the one obtained by multiplying the value used in displacement by the n-th power of 2 is taken as the branch, designation address, so that the branch can be performed farther with the same bit number of displacement. - 特許庁
モジュロアドレッシングによりサーキュラバッファを用いてディスプレースメント修飾間接アドレス生成を実行するものにおいて、ディスプレースメントの値displacementとレジスタの値regの和をサーキュラバッファの先頭アドレスMOD_Sおよび最終アドレスMOD_Eと比較することによってモジュロアドレッシングを行う。例文帳に追加
At the time of executing displacement qualification indirect address generation by using a circular buffer by modulo addressing, the sum of the value, displacement, of displacement and the value, of a register reg is compared with the leading address MOD-S and final address MOD-E of the circular buffer so that the modulo addressing can be executed. - 特許庁
論理アドレス空間を規定するアドレスのビット数の異なる互換モードに対応するには、当該モードに応じてディスプレースメントに乗ずる倍数を変えればよい。例文帳に追加
The multiple of multiplying the displacement in response to the mode is preferably changed for coping with the compatible mode different in the bit number of the address of regulating the logical address space. - 特許庁
膨張及び収縮流体容積室33E、33Cを定める流体圧ディスプレースメント機構21と、静止バルブ部材19を含み、N個の静止バルブ通路を定め、かつ可動バルブ部材43を含む形式の多速型ジェロータモータである。例文帳に追加
The actuator is a multi-speed jet/rotor motor having a displacement assembly 21 that disposes a fluid expansion chamber 33E and a fluid contraction chamber 33C, disposing N lines of stationary valve paths including stationary valve components 19, and adjustable valve components 43. - 特許庁
分岐命令のディスプレースメントの拡張による分岐アドレステーブルの参照において、論理アドレス空間を規定するアドレスのビット数が異なる互換モードに対応する。例文帳に追加
To cope with a compatible mode different in the bit number of an address of regulating a logical address space, when referring to a branch address table by the expansion of displacement of a branch command. - 特許庁
データプロセッサは、第1分岐命令の分岐アドレスを生成するとき、論理アドレス空間を規定するアドレスのビット数に応じてディスプレースメント(disp)に乗ずる倍数を最適化し、これによって拡張されたアドレス情報をレジスタ(TBR)の値に加算し、加算によって得られたアドレス情報により分岐アドレステーブルを参照する。例文帳に追加
This data processor refers to the branch address table by address information provided by addition, by adding the address information expanded by optimization to a value of a register TBR, by optimizing the multiple of multiplying the displacement disp in response to the bit number of the address of regulating the logical address space, when generating the branch address of a first branch command. - 特許庁
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |