「トレーニングパターン」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ライトストラテジ解析モジュールは、光ストレージ媒体に書き込まれたトレーニングパターンを示す読み出し信号を受け取り、読み出し信号に従って、キャリブレーションデータを調整する。例文帳に追加

A write strategy analysis module receives a read signal indicative of the training pattern written to the optical storage medium, and adjusts the calibration data according to the read signal. - 特許庁

制御モジュールは、書込み信号を生成して、ライトストラテジテーブルに記憶されたキャリブレーションデータに従って光ストレージ媒体７０にトレーニングパターンを書き込む。例文帳に追加

A control module generates a write signal to write a training pattern to an optical storage medium 70 according to calibration data stored in the write strategy table. - 特許庁

制御モジュールは、書込み信号を生成して、ライトストラテジテーブルに記憶されたキャリブレーションデータに従って光ストレージ媒体にトレーニングパターンを書き込む。例文帳に追加

A control module generates a write signal to write a training pattern to an optical storage medium according to calibration data stored in the write strategy table. - 特許庁

高速に動作するデータ処理装置及び半導体メモリ装置において、データの高速伝送の信頼性を高めるためのものであって、データ処理装置から読み出しトレーニング命令と共に印加されるアドレス情報によって、互いに異なるデータトレーニングパターンを出力することができる半導体メモリ装置を提供することによって、読み出し動作の信頼性を確保すること。例文帳に追加

To secure reliability of a reading operation by providing a semiconductor memory device capable of improving reliability of high-speed transmission of data, and outputting data training patterns which are different from each other, by address information read from the data processing device and applied together with a reading training command, in a fast-operated data processing device and the semiconductor memory device. - 特許庁

本発明に係る半導体メモリ装置は、複数のアドレス入力回路及び複数のデータ出力回路と、読み出しトレーニングのためのデータロード信号と共に前記複数のアドレス入力回路を介して入力されるアドレス情報を割り当てて、前記複数のデータ出力回路を介して出力されるデータトレーニングパターンを生成するトレーニングドライバ５００とを備える。例文帳に追加

The semiconductor memory device includes a plurality of address input circuits and a plurality of address output units, and a training driver 500 configured to assign address information input through the plurality of address input circuits together with a data loading signal for read training, and to generate data training patterns to be output through the plurality of data output circuits. - 特許庁

ディスク１上のマーク信号（ＴＰＰ）に応じてＰＬＬ回路１０８にて生成された再生クロックＰＣＬＫの位相ずれは、フレーム開始位置のトレーニングパターンに基づく位相ずれ量ＥＲＲに応じて急峻に補正され、且つ、各セグメントの開始位置のプリコードに基づく位相ずれ量ＥＲＲに応じて微細に補正される。例文帳に追加

The phase deviation of the reproducing clock PCLK generated in a PLL circuit 108 according to a mark signal (TPP) on a disk 1 is steeply corrected according to a phase deviation amount ERR based on a training pattern of a frame start position, and is finely corrected according to the phase deviation amount ERR based on a pre-code of a start position of each segment. - 特許庁