「冗長な記述」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ハードウェア記述言語によるハードウェア記述をシミュレーションモデルに用いるプログラミング言語記述に変換してシミュレーションモデルを生成する際に、不要なコードや冗長な機能の生成を回避し、高速なシミュレーションを可能にする。例文帳に追加

To perform high-speed simulation by evading the generation of unnecessary codes and redundant functions in the case of generating a simulation model by converting hardware description based on a hardware description language into programming language description to be used for generating a simulation model. - 特許庁

ＬＳＩのハードウェア記述のうち解析非対象パス設定、及び冗長部分について、リグレッション・テスト結果からフォールス・パス及び不活性な記述ブロックをソフトウェアで自動抽出し、人手を介することなくこれを削除する。例文帳に追加

The logical synthesis optimizing method automatically extracts a false path and an inactive description block in a path setting part not to be analyzed and a redundant part out of the hardware description of an LSI from a regressions test result by using software and deletes the extracted part without requiring manual operation. - 特許庁

同じ属性に関する定義をまとめて記述することを可能として冗長性を排除するとともに、属性を定義する部分とインスタンスを定義する部分とを明確に分けた記述を可能とし、プログラムの可読性と開発効率の向上を図る。例文帳に追加

To improve the readability and developing efficiency of a program by excluding redundancy by describing definition related with the same attribute in a batch, and clearly discriminating a part defining attribute from a part defining an instance in the description. - 特許庁

この出力される検証スイート５は、入力された検証スイート４に含まれるテストベクトルのうち、ＲＴＬ記述３の冗長な部分に関する不要なものを削除することによって生成する。例文帳に追加

The outputted verification suite 5 is generated by deleting unnecessary test vectors regarding unnecessary parts of the RTL description 3 from test vectors included in the inputted verification suite 4. - 特許庁

人手介入を排除して判断ミスなくフォールス・パスを設定し、ＬＳＩ記述に含まれる冗長性を削除してチップサイズを縮小し開発コストを低減する。例文帳に追加

To reduce the development cost by excluding manual operation, setting up a false path without generating a judgment miss, deleting redundancy included in LSI description, and reducing chip size. - 特許庁

冗長化したチャンネルのそれぞれに設けられたＡＰＲＭユニット１２，２２，３２，４２のそれぞれに、配線パターンが形成された回路基板１４，１６と、回路基板１４，１６上に実装された回路記述素子１７，２７，３７，４７を備える。例文帳に追加

Each of APRM units 12, 22, 32 and 42 placed in each of the channels made redundant is provided with circuit boards 14 and 16 where wiring patterns are formed and circuit description elements 17, 27, 37 and 47 mounted on the circuit boards 14 and 16. - 特許庁

通信システムは、フローティングＩＰアドレスと、収容されているＮＡＴ装置のＭＡＣアドレスとでなるエントリを複数記述したＡＲＰテーブルを備えたレイヤ３スイッチと、冗長系を構成している複数のＮＡＴ装置とを有する。例文帳に追加

A communication system has: a layer-3 switch having an ARP table in which a plurality of entries each consisting of a floating IP address and a MAC address of an accommodated NAT device are described; and a plurality of NAT devices configuring a redundant system. - 特許庁