| 例文 (9件) |
高速クロックリカバリの部分一致の例文一覧と使い方
該当件数 : 9件
超高速データ伝送に対応可能なクロックリカバリ回路を提供する。例文帳に追加
To provide a clock recovery circuit adaptable to a very high speed data transmission. - 特許庁
Ｇｂｐｓ級の高速ビットレートのデータ信号を扱うアプリケーションに適した位相比較器およびクロックリカバリ回路を提供する。例文帳に追加
To provide a phase comparator and a clock recovery circuit suitable for an application that handles a data signal with a high speed bit rate in a Gbps class. - 特許庁
短時間でPLLロックでき、クロック抽出動作も安定な、高速、広帯域対応のクロックリカバリ回路を提供する。例文帳に追加
To provide a clock recovery circuit that can attain PLL locking in a short period of time, stably extract a clock, and can be compatible with high speed and broadbanding. - 特許庁
また、クロックリカバリ回路として、位相比較器５００、６００を備えることにより、Ｇｂｐｓ級の高速ビットレートのデータ信号を扱うことができるようになる。例文帳に追加
In addition, the data signal with high speed bit rate in the Gbps class can be handled by providing the phase comparators 500, 600 as the clock recovery circuit. - 特許庁
小型で、省電力で、かつパルスベースの超高速シリアル転送にも用いることのできるデジタルクロックリカバリ回路（ＣＤＲ）を実現することを目的とする。例文帳に追加
To provide a digital clock recovery circuit (CDR) capable of achieving size reduction and power saving and being used for super-high serial transfer of a pulse base. - 特許庁
ディジタル通信の受信側で使用されるＬＳＩに対して、比較的低速の廉価なＬＳＩテスタを用いて高速のクロックリカバリ動作の試験をおこなうこと。例文帳に追加
To test a high-speed clock recovery operation with respect to an LSI used by the receiving side of a digital communication, using an LSI tester which is relatively low-speed and inexpensive. - 特許庁
ディジタル通信の受信側で使用されるＬＳＩに対して、比較的低速の廉価なＬＳＩテスタを用いて高速のクロックリカバリ動作の試験をおこなうこと。例文帳に追加
To conduct a test of high-speed clock recovery operations on an LSI which is used on the reception side of digital communication by using a relatively low-speed and low-cost LSI tester. - 特許庁
そして、実際にはＬＳＩ内部のクロックリカバリ回路１および試験装置４はたとえば１２５ＭＨｚの高速クロックで動作しているが、ＬＳＩ外部からは２５ＭＨｚの低速データとして認識されるような試験出力を外部に出力させる。例文帳に追加
Even though 4 actually the circuit 1 in the LSI and the device operate, e.g. with a 125 MHz high-speed clock, such a test output as is recognized as 25 MHz low-speed data form the outside of the LSI is outputted to the outside. - 特許庁
そして、実際にはＬＳＩ内部のクロックリカバリ回路１はたとえば１２５ＭＨｚの高速クロックで動作しているが、ＬＳＩ外部からは２５ＭＨｚの低速データとして認識されるような試験出力を外部に出力させる。例文帳に追加
The testing device outputs such a test output that is recognized as low-speed data of 25 MHz from the outside of the LSI, though the clock recovery circuit 1 in the LSI operates practically by a high-speed clock of 125 MHz, for example. - 特許庁
| 例文 (9件) |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
