| 例文 |
CT30を含む例文一覧と使い方
該当件数 : 4件
On a conductor pattern P9, composite transistors CT10-CT30 are disposed in parallel with each other.例文帳に追加
導体パターンP9の上部には、複合トランジスタCT10〜CT30が並列して配設されている。 - 特許庁
By this, an offset voltage, when the first differential input circuit CT10 is operated, becomes almost half, and at the same time, the difference inbetween the offset voltage, when the second differential input circuit CT30 is operated, is reduced.例文帳に追加
これにより、第1の差動入力回路CT10が動作する場合のオフセット電圧がおよそ半分になるとともに、第2の差動入力回路CT30が動作する場合のオフセット電圧との差が縮小する。 - 特許庁
The composite transistors CT10-CT30 are so disposed that gate pads GP are arranged in a line, and the gate pads GP are located closer to a conductor pattern P91 so that a distance between the gate pads GP and the conductor pattern P91 is short.例文帳に追加
複合トランジスタCT10〜CT30は、ゲートパッドGPが一列に並び、かつゲートパッドGPから導体パターンP91までの距離が短くなるようにゲートパッドGPの配列が、導体パターンP91の配設側寄りとなるように配設されている。 - 特許庁
And, when a first differential input circuit CT10 is operated, a current flowing into an MOSFET MPE and an MPF is made to be half that of the case when a second differential input circuit CT30 is operated by making the MOSFET MP3c and the MP3d off.例文帳に追加
そして、第1の差動入力回路CT10が動作する場合には、MOSFET MP3c、MP3dをオフにして、MOSFET MPE、MPFに流れ込む電流を、第2の差動入力回路CT30が動作する場合の半分にする。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|