「NAND回路」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Consequently, timing when a counter circuit 42 ends a count operation is matched with timing when an RDL latch circuit 43 holds outputs of each of an inverting circuit 40a and a NAND circuit 40b.例文帳に追加

これにより、カウンタ回路42がカウント動作を終了するタイミングとRDLラッチ回路43が各反転回路40a及びNAND回路40bの出力を保持するタイミングとを揃えることができる。 - 特許庁

Two stages of flip-flops 6, 7 perform toggle operations with a clock from a timer oscillator 5 which outputs a clock of the almost identical frequency as the clock, as an input and are reset with the output of the NAND circuit.例文帳に追加

２段のＴ−フリップフロップ６，７は、クロックと略同じ周波数のクロックを出力するタイマー発振器５からのクロックを入力としたトグル動作を行いNAND回路の出力でリセットされる。 - 特許庁

The NAND circuit 6 conducts a NAND operation between the logical value output from the inverter 5 and the logical value output from the comparator 4, and outputs the result as a signal-interruption detecting signal.例文帳に追加

NAND回路６は、インバータ５から出力される論理値と、コンパレータ４から出力される論理値との否定論理積演算を行ない、その結果を信号断検出信号として出力する。 - 特許庁

Such a current cut signal is supplied to a NAND circuit 101 as to cause an AZ control signal to go to a low level at least during a period, in which the AZ control signal is at a high level.例文帳に追加

NAND回路１０１には、少なくともAZ制御信号がHiレベルとなっている期間はLoレベルとなるような電流カット信号が供給される。 - 特許庁

The delay flip-flop circuit can increase the operation speed of data storage and data output by decreasing number of overall pass through transistor gate stages, from 6 stages of a conventional delay flip-flop circuit to 2 stages through the combination of the NOR-NAND circuits NND1-NND4, whose configuration is simplified, and the inverters INV1, INV2.例文帳に追加

ディレイフリップフロップ回路は、構成が簡略化されたNOR-NAND回路NND1〜NND4及びインバータINV1及びインバータINV2の組み合わせにより、全体の通過トランジスタゲート段数を従来のディレイフリップフロップ回路の６段から２段まで減少させることにより、データ保持及びデータ出力の動作速度を高速化することが出来る。 - 特許庁