1153万例文収録!

「Vea」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定


セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Veaを含む例文一覧と使い方

該当件数 : 6



例文

A switch circuit 121 chooses either phase compensating circuit to phase-compensate an error signal Vea.例文帳に追加

位相補償回路を2つ設け、どちらの位相補償回路を用いて誤差信号Veaの位相補償を行うかは、スイッチ回路121により選択する。 - 特許庁

Hereby, it limits the conduction time of a switching element determined by the voltage Vea so that the peak value and the average value of the inductor current may not be large.例文帳に追加

これにより、電圧Veaにより定まるスイッチング素子の導通時間を制限して、インダクタ電流のピーク値や平均値が大きくならないようにする。 - 特許庁

At that time, a level shift circuit 11 outputs a reference voltage signal Va obtained by shifting the level of the voltage Vcs- by a voltage V2 depending on an output voltage Vea from an error amplifier 9, to a comparator 8.例文帳に追加

その際、レベルシフト回路11では、電圧Vcs−を誤差増幅器9の出力電圧Veaに応じた電圧V2だけレベルシフトさせた基準電圧信号Vaを比較器8に出力する。 - 特許庁

At that time, it limits the output voltage Vea of an error amplifying circuit 11 to under a clamp voltage Vcl by a first voltage limiting circuit 35, and adjusts the clamp voltage Vcl, according to the situation of generation of the overcurrent.例文帳に追加

その際、第1の電圧制限回路35により誤差増幅回路11の出力電圧Veaをクランプ電圧Vcl以下に制限し、クランプ電圧Vclを過電流発生状況に応じて調整する。 - 特許庁

例文

The operation of a power transistor PTr is controlled by an error amplifier VEA equipped with transistors M1 and M2 whose sources are commonly connected so that a differential pair can be formed and a transistor M3 whose gate is connected to the drain of the transistor M2.例文帳に追加

差動対を形成するようにソースが共通接続されたトランジスタM1、M2と、トランジスタM2のドレインにゲートが接続されたトランジスタM3を備えた誤差増幅器VEAによって、パワートランジスタPTrの動作を制御する。 - 特許庁


例文

In this case, a transistor M4 whose channel width and channel length has almost the same ratio as that of the transistor M3 is configured to switch the gain of the error amplifier VEA, and the gate and source of the transistor M4 are connected to the gate of the transistor M3 to configure the transistor M3 and a current mirror circuit.例文帳に追加

ここで、誤差増幅器VEAのゲインを切替えるために、トランジスタM3とチャネル幅とチャネル長の比がほぼ同じトランジスタM4を設け、トランジスタM3とカレントミラー回路を構成するように、トランジスタM4のゲートとソースをトランジスタM3のゲートに接続する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS