| 例文 |
binary decision treeの部分一致の例文一覧と使い方
該当件数 : 2件
To compose a pass transistor logic circuit which is faster and has a smaller chip area and lower power consumption than a pass transistor logic circuit obtained by mapping from a mere binary decision tree.例文帳に追加
単なる二分決定木からのマッピングにより得られるパストランジスタ論理回路よりも、高速、小チップ面積、低消費電力のパストランジスタ論理回路を合成すること。 - 特許庁
The conversion Hofmann table 1 is read by an address generating means 2 composed of a counter 3 as a +1 adder and a selector 4, input data are extracted, bit by bit, by a bit extraction and decision part 5 according to read flags, and the readout address of the conversion Hofmann table 1 is controlled according to the values of the bits to make a binary tree search.例文帳に追加
+1加算器であるカウンタ3とセレクタ4からなるアドレス生成手段2により、前記変換ハフマンテーブル1を読み出し、読み出されたフラグに応じてビット抜出し及び判定部5により入力データを1ビットずつ抜出し、そのビットの値に応じて、変換ハフマンテーブル1の読み出しアドレスを制御して二分木探索を行う。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|