例文 (2件) |
fpga synthesisの部分一致の例文一覧と使い方
該当件数 : 2件
In the LSI tester for testing whether an LSI for outputting an analog signal waveform is good or not, at least a part of an arithmetic processing part for processing an output signal from an LSI to be tested (DUT) is configured by logical synthesis based on an FPGA.例文帳に追加
アナログ信号波形を出力するLSIの良否をテストするLSIテスタにおいて、被測定対象LSI(DUT)の出力信号を処理する演算処理部の少なくとも一部がFPGAによる論理合成で構成されたことを特徴とするもの。 - 特許庁
To provide a field programmable gate array (FPGA) capable of analyzing whether an instable state caused by a different timing in synthesis and mapping depends on a design error or mapping when evaluating an FPGA that does not comprise a spare cell for circuit correction.例文帳に追加
本発明はそれぞれ設定データにより内部機能が決まる複数のセル・ロジック・アレイ・ブロック(CLAB)が各CLAB間の信号の接続を切り替えるスイッチにより接続されたフィールド・プログラマブル・ゲート・アレイに関し,フィールド・プログラマブル・ゲート・アレイについて評価を行う時に,合成及びマッピングの度にタイミングが異なることによる不安定な状態が設計ミスなのかマッピングによるものかを解析することができることを目的とする。 - 特許庁
例文 (2件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |