1153万例文収録!

「logic gate buffer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > logic gate bufferに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

logic gate bufferの部分一致の例文一覧と使い方

該当件数 : 7



例文

A gate driver applying a driving signal to scanning lines of a liquid crystal display device is constituted of a large shift register part 171, a logic circuit part 172, a level shifter part 173 and an output buffer part 174.例文帳に追加

液晶表示装置の走査ラインに駆動信号を与えるゲートドライバは大きくシフトレジスタ部171,ロジック回路部172,レベルシフタ部173,また出力バッファ部174から構成される。 - 特許庁

The output signal is given to the output buffer 43A via a logic gate 41 together with a port control signal which is output for controlling the external signal terminal 42 when the CPU is in operation.例文帳に追加

そして、前記出力信号は、前記CPUが動作している期間に前記外部信号端子42を制御するために出力されるポート制御信号と共に、論理ゲート41を介して前記出力バッファ43Aに与えられる。 - 特許庁

A device for storing data has an automatic data confirming circuit which is connected to a page buffer and a bit line, also the circuit is provided with a confirmation logic comprising a sense latch connected to a floating gate cell in a bit latch and a memory array, and reads memory data from the cell.例文帳に追加

データ記憶用装置は、自動データ確認回路を有し、この回路はページバッファとビットラインに接続されていて、また、ビットラッチとメモリアレイ内のフローテングゲートセルとに接続されたセンスラッチを含む確認論理があって、該セルからメモリデータを読取る。 - 特許庁

In a charge-pump circuit unit 12, a connection switching terminal SW1' selects a boosting control voltage VB (2×VDD) outputted from the charge-pump circuit unit 11, and a logic inversion buffer gate G2' and a capacitor C2' increase the VDD by three times.例文帳に追加

チャージポンプ回路ユニット12では、接続切替端子SW1´によりチャージポンプ回路ユニット11から出力される昇圧制御電圧VB(2×VDD)を選択し、論理反転バッファゲートG2´とキャパシタC2´により、3×VDDの昇圧動作を行う。 - 特許庁

例文

This device comprises a first circuit block 10 that includes an output buffer 12 driven by a first power supply 11, and a second circuit block 20 that includes a first inverter circuit 21 at the front stage and a second inverter circuit 31 that is a logic gate at the rear stage of the first inverter circuit 21.例文帳に追加

基板上に、第1の電源11により駆動される出力バッファ12を含む第1の回路ブロック10と、初段の第1のインバータ回路21及び該第1のインバータ回路21の後段の論理ゲートである第2のインバータ回路31を含む第2の回路ブロック20とを備えている。 - 特許庁


例文

In a charge-pump circuit unit 11, a connection switching terminal SW1 selects a power source voltage VDD, a logic inversion buffer gate G2 and a capacitor C2 increase the power source voltage VDD by twice (2×VDD), and a connection switching terminal SW3 outputs a boosted voltage to an external unit, as a boosted control voltage VB.例文帳に追加

チャージポンプ回路ユニット11では、接続切替端子SW1が電源電圧VDDを選択し、論理反転バッファゲートG2とキャパシタC2により、電源電圧VDDの2倍(2×VDD)の昇圧動作を行い、接続切替端子SW3により、昇圧された電圧を昇圧制御電圧VBとして外部出力する。 - 特許庁

例文

A reverse current reduction technique is realized, by mounting a circuit to take in a PWM signal, an output signal of the switching regulator and a supply voltage the and an OR gate for outputting a logic signal for controlling the turning ON/OFF of a PMOS buffer positioning at the output.例文帳に追加

逆電流低減技法が、PWM信号と、スイッチングレギュレータの出力信号と、供給電圧とを取り入れて、逆電流の流れの開始を知らせるためのロジック信号を出力する回路、および出力に位置するPMOSバッファのオン/オフを制御するためのロジック信号を出力するORゲートを実装することによって実現される。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS