| 例文 |
reconfigurable gate arrayの部分一致の例文一覧と使い方
該当件数 : 7件
WRITE STATE INSPECTION METHOD OF OPTICALLY RECONFIGURABLE GATE ARRAY, WRITE STATE INSPECTION APPARATUS, AND OPTICALLY RECONFIGURABLE GATE ARRAY例文帳に追加
光再構成型ゲートアレイの書込状態検査方法及び書込状態検査装置、並びに光再構成型ゲートアレイ - 特許庁
METHOD FOR STRUCTURING LOGICAL CONFIGURATION USING ELECTRICALLY RECONFIGURABLE GATE ARRAY例文帳に追加
電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法 - 特許庁
METHOD FOR STRUCTURING LOGICAL CONFIGURATION BY USING ELECTRICALLY RECONFIGURABLE GATE ARRAY例文帳に追加
電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法 - 特許庁
To actualize the method for structuring a logical configuration by using the electrically reconfigurable gate array.例文帳に追加
電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法を提供する。 - 特許庁
To reduce the power consumption of a reconfigurable integrated circuit such as an FPGA (Field-Programmable Gate Array) by decreasing leakage current of an SRAM.例文帳に追加
本発明は、ＳＲＡＭの漏れ電流を削減することによりＦＰＧＡのような再構成可能集積回路の低消費電力化を実現することを課題とする。 - 特許庁
When complex data I and Q outputted from a reconfigurable circuit 12 are matched with a fixed multiplexing condition in FPGA (field programmable gate array), a multiplexing circuit 241 multiplexes and stores the corresponding data I and Q in a memory 20.例文帳に追加
ＦＰＧＡにおいて、リコンフィギュラブル回路１２から出力される複素データＩとＱとが、一定の多重化条件に合致する場合には、多重化回路２４１は、対応するデータＩとＱを多重化してメモリ２０に格納する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
