例文 (6件) |
sck1を含む例文一覧と使い方
該当件数 : 6件
First and second clock signals SCK1, SCK2 are inputted to a first data signal line driving circuit SD1.例文帳に追加
第1及び第2のクロック信号SCK1・SCK2が第1のデータ信号線駆動回路SD1に入力される。 - 特許庁
The first clock signal SCK1 is commonly inputted to a second data signal line driving circuit SD2.例文帳に追加
そのうちの第1のクロック信号SCK1は共通して第2のデータ信号線駆動回路SD2にも入力されている。 - 特許庁
Clock signals SCK1 and SCK2 of low voltage are transmitted, a flip-flop Fn is provided at immediately after a level shifter LSn, and only one part of level shifters are operated.例文帳に追加
低電圧のクロック信号SCK_1 、SCK_2 が伝送され、レベルシフタLS_n の直後にフリップフロップF_n が設けられ、一部のレベルシフタのみが動作する。 - 特許庁
A pulse edge detection circuit 1 detects the level of a first clock SCK1 on a first clock line 11 and generates a one-shot pulse P when the level is changed.例文帳に追加
パルスエッジ検出回路1は、第1クロックライン11上の第1クロックSCK1のレベルを検出し、レベル変化が生じたら1ショットパルスPを生成する。 - 特許庁
A communication control timing generation circuit 4 controls the data transmission and reception in synchronism with the first clock SCK1 obtained through the switched first clock line 11.例文帳に追加
通信制御タイミング発生回路4は、切換えられた第1クロックライン11を介して得られる第1クロックSCK1に同期してデータ送受信の制御を行う。 - 特許庁
The delay value of the delay circuit 42 is determined by calculating a skew between system clocks sck0 and sck1 and a skew between a data signal earliest transmitted (a data signal whose phase is most advanced) and the data signal transmitted latest (the data signal whose phase is most delayed) among the data signals data1_00 to data1_63.例文帳に追加
遅延回路42の遅延値は、システムクロックsck0、sck1間のスキュー、及び、データ信号data1_00〜data1_63中の最も早く送信されるデータ信号(位相が最も進んでいるデータ信号)と最も遅く送信されるデータ信号(位相が最も遅れているデータ信号)間のスキューを計算して決定する。 - 特許庁
例文 (6件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |