「First layer」を含む例文一覧(24472)

＜前へ 1 2 .... 83 84 85 86 87 88 89 90 91 .... 489 490 次へ＞
  • The display panel includes a first substrate, a second substrate opposed to the first substrate, and a liquid crystal layer disposed between the first substrate and the second substrate.
    表示パネルは、第１基板、第１基板と対向する第２基板、及び第１及び第２基板の間に介在される液晶層を含む。 - 特許庁
  • The first layer (32) shuts off the light of a first wavelength and absorbs or transmits light of a second wavelength different from the first wavelength.
    そして、第１の層（３２）は、第１の波長の光を遮断し、第１の波長と異なる第２の波長の光を吸収又は透過する。 - 特許庁
  • A first gate electrode is disposed on the first region of the substrate, and a multilayer charge storing layer is provided between a first gate electrode and the substrate.
    第１領域の基板上に第１ゲート電極が配置され、第１ゲート電極と基板との間に多層電荷貯蔵層が介在される。 - 特許庁
  • The active component array substrate includes a first substrate, a plurality of first lines, a plurality of second lines, a plurality of pixel structures and a first alignment layer.
    アクティブコンポーネントアレイ基板は第１基板と、複数の第１ラインと、複数の第２ラインと、複数の画素構造と、第１配向層とを含む。 - 特許庁
  • The data storage layer is arranged between a first conductor which has a first width in the first direction and a second conductor which has a second width in the second direction.
    データ記憶層は第1の方向に第1の幅をもつ第1の導体と第2の方向に第2の幅をもつ第2の導体との間に配置される。 - 特許庁
  • A width of the first edge part in a direction vertical to a tangent line of an edge of the first surface is equal to or more than an exchange length of the first magnetic layer.
    第１面の縁の接線に対して垂直な方向における第１縁部の幅は、第１磁性層の交換長以上である。 - 特許庁
  • The nitrated layer 11 is provided with a first nitrated layer 111 composed of a nitride of stainless steel containing at least Fe and Cr and a second nitrated layer 112 which is formed on the first nitrated layer 111 and is composed of a nitride containing a different content from the first nitrated layer 111 and has an exposed surface.
    窒化層１１は、少なくともＦｅ及びＣｒを含むステンレス鋼の窒化物よりなる第１の窒化層１１１と、この第１の窒化層１１１上に形成され、この第１の窒化層１１１とは成分の含有量が異なる窒化物よりなり、露出した表面を有する第２の窒化層１１２とを備えている。 - 特許庁
  • The first electrode layer 20 and the second electrode layer 30 are combined, however, so that they cross each other by vertically penetrating the electrolyte layer 10, and a face where the first electrode layer 20 appears and a face where the second electrode layer 30 are exchanged with each other, in a first region 2 and a second region.
    ただし、第１の電極層２０と第２の電極層３０のそれぞれが、電解質層１０を上下に貫通して交差するように組み合わされ、第１の領域２と第２の領域とで、第１の電極層２０が現れる面と第２の電極層３０が現れる面とが入れ替わっている。 - 特許庁
  • The current constriction part 24 is sequentially provided, to the upper part from the side of the semiconductor active layer 15, with a second conductive upper first cladding layer 17 and a second conductive upper second cladding layer 19 having the width smaller than that of the upper first cladding layer and being embedded within a first conductive current block layer 21.
    電流狭窄部２４は、半導体活性層１５側から上方に、第２導電型上部第１クラッド層１７と、前記上部第１クラッド層の層幅より小さい層幅を有しかつ第一導電型電流ブロック層２１で埋め込まれた第２導電型上部第２クラッド層１９とを順次有する。 - 特許庁
  • In the reflective sheet, a retroreflective sheet 2 is provided at the uppermost surface side, a first elastic layer 3 is formed at the back side of the retroreflective sheet 2, a second elastic layer 4 is formed at the back side of the first elastic layer 3, and the second elastic layer 4 is formed of a material softer than that of the first elastic layer 3.
    最表面側に再帰反射シート２を備え、この再帰反射シート２の裏面側に第一の弾性層３を備え、この第一の弾性層３の裏面側に第二の弾性層４を備え、前記第二の弾性層４を前記第一の弾性層３より柔らかい材料で形成させる。 - 特許庁
  • The electronic device includes an insulating layer 11, a wiring layer 12a formed on a surface of the insulating layer 11, a first solder resist 13 formed to cover the insulating layer 11 and the wiring layer 12a and including fine particles of a first elastomer 15, and a second solder resist 14 formed to cover a surface of the first solder resist 13.
    絶縁層１１及び絶縁層１１の表面に設けられた配線層１２ａと、絶縁層１１及び配線層１２ａを覆うように形成され、第１エラストマ１５の微粒子を含む第１ソルダーレジスト１３と、第１ソルダーレジスト１３の表面を覆うように形成された第２ソルダーレジスト１４とを具備する。 - 特許庁
  • The electrooptical device includes a first sealing layer for covering end parts of a pair of plate members, positioned outside an electrooptical layer in plan view of the pair of plate members, and a peripheral edge in plane view of the plate members; and a second sealing layer for covering at least a part of the first sealing layer and having a Young's modulus higher than that of the first sealing layer.
    一対の前記板材の平面視で、前記電気光学層の外側に位置する一対の前記板材の端部、および前記板材の平面視で周縁を覆う第１封止層と、前記第１封止層の少なくとも一部を覆う、前記第１封止層よりもヤング率が高い第２封止層と、を備えた。 - 特許庁
  • In a photoelectric conversion device, there are formed a first transparent electrode layer 22a, which is formed on a substrate 20 side, and a second transparent electrode layer 22b, which is formed at a position farther away from the substrate 20 than the first transparent electrode layer 22a and has a density less than that of the first transparent electrode layer 22a, and a textured structure is provided as a transparent electrode layer 22.
    透明電極層２２として、基板２０側に形成された第１透明電極層２２ａと、第１透明電極層２２ａより基板２０から遠い位置に、第１透明電極層２２ａより密度が小さい第２透明電極層２２ｂとを形成し、テクスチャ構造を設ける。 - 特許庁
  • A first pattern is formed by a plurality of the first elements arranged in a first direction on at least one side of a laminated body formed by laminating a lower layer, a middle layer, and an upper layer, and a second pattern is formed by a plurality of the second elements arranged in a second direction on a light shielding layer constituting the middle layer.
    下層、中間層、上層が積層されて成る積層体の少なくとも一方の面に、第１の方向に複数配置された第１の要素によって第１の模様を形成し、中間層を構成する光遮蔽層に、第２の方向に複数配置された第２の要素によって第２の模様を形成する。 - 特許庁
  • The interposer comprises a substrate 10; a first conductive layer 17 that becomes a signal line 21 provided on the substrate 10; and a second conductive layer 14 that becomes shielded wiring, is provided on the substrate 10, and is provided on the first conductive layer 17 so that the first conductive layer 17 is surrounded while holding an insulating layer 19 in-between.
    インターポーザは、基板１０と、基板１０上に設けられた信号線２１となる第１導電層１７と、基板１０上に設けられ、第１導電層１７の上に、間に絶縁層１９を夾んで第１導電層１７を囲うように設けられ、シールド配線となる第２導電層１４とを含む。 - 特許庁
  • The user interface includes a first menu layer of a ring type including one or more menus, and a second menu layer of a ring type to display sub-menus of the menus included in the first menu layer, wherein the first menu layer and the second menu layer move the menus around a common center axis.
    本発明に係るユーザインタフェースは、１つ以上のメニューを含むリング型の第１メニュー層と、第１メニュー層に含まれたメニューの下位メニューを表示するリング型の第２メニュー層とを含み、第１メニュー層及び第２メニュー層は共通の中心軸を中心にメニューを移動することを特徴とする。 - 特許庁
  • Of a first metal oxide layer 91 and a second metal oxide layer 92 used for a pixel electrode 9a in a liquid crystal display device 100, the first metal oxide layer 91 on the lower layer side includes an ITO film with a low content of oxygen; therefore, the connection resistance between the first metal oxide layer 91 and a drain electrode 6b is low.
    液晶装置１００においては、画素電極９ａに用いた第１金属酸化物層９１および第２金属酸化物層９２のうち、下層側の第１金属酸化物層９１は酸素含有量が少ないＩＴＯ膜からなるため、ドレイン電極６ｂとの接続抵抗が低い。 - 特許庁
  • The nitride layer 11 is equipped with a first layer 111 composed of a nitride of stainless steel containing at least Fe and Cr, and a second layer 112 which is formed on this first layer 111, which is composed of the nitride of which the content of the composition is different from that of the first layer 111, and which has an exposed surface.
    窒化層１１は、少なくともＦｅ及びＣｒを含むステンレス鋼の窒化物よりなる第１の層１１１と、この第１の層１１１上に形成され、この第１の層１１１とは成分の含有量が異なる窒化物よりなり、露出した表面を有する第２の層１１２とを備えている。 - 特許庁
  • The semiconductor device includes: a first semiconductor layer 33 formed on a support substrate 31 via an embedded oxide layer 32; and a second semiconductor layer 34 formed on the support substrate, a first element is formed in the first semiconductor layer, and a second element is formed in the second semiconductor layer.
    半導体装置は、支持基板３１上に埋め込み酸化物層３２を介在して形成された第１の半導体層３３と、この支持基板上に形成された第２の半導体層３４とを備え、上記第１の半導体層中に第１の素子が形成され、上記第２の半導体層中に第２の素子が形成されている。 - 特許庁
  • The device and manufacturing method of the device, wherein a first conductive layer contacting a semiconductor area is formed, an insulating layer is formed on the first conductive layer in a coating process, a mask pattern is formed by radiating a laser beam to a part of the insulating layer, etching is performed with the mask pattern as a mask to form a divided first conductive layer.
    本発明は、半導体領域に接する第１の導電層を形成し、第１の導電層上に絶縁層を塗布法により形成し、絶縁層の一部にレーザ光を照射してマスクパターンを形成し、前記マスクパターンをマスクとしてエッチングして、分割された第１の導電層を形成することを特徴とする。 - 特許庁
  • One side of an insulating material is provided with a first conductive metal layer, and another side is provided with a metal-clad laminated board having a second conductive metal layer thinner than the first conductive metal layer to form a conducting hole so that the first conductive metal layer is exposed from the side of the second conductive layer.
    絶縁材の一方の面には、第一の導電性金属層を有し、他方の面には、第一の導電性金属層よりも薄い第二の導電性金属層を有する金属張積層板を用意し、第二の導電性金属層の側から第一の導電性金属層が露出する様に導通用孔を形成する。 - 特許庁
  • When pushing a position corresponding to the hollow 4062, the first conductor layer 404 is deformed, and penetrates the hollow 4062 such that the first conductor layer 404 contacts with the second conductor layer 408 to change voltage of the first conductor layer 404 or the second conductor layer 408, so that a preset button function can be touched off.
    空洞４０６２に対応する位置を押す場合、第一導電層４０４は変形し、第二導体層４０８に接触するように空洞４０６２を貫通することで第一導体層４０４または第二導体層４０８の電圧を変化させ、予め設置されたボタン機能を触発させることが可能である。 - 特許庁
  • The second conductive layer is in contact with the second semiconductor layer and the first conductive layer between the second semiconductor layer and the first conductive layer, contains a polycrystal having a second average grain diameter smaller than the first average grain diameter and less than or equal to 150 nm, and is transparent to the light.
    前記第２導電層は、前記第２半導体層と前記第１導電層との間において前記第２半導体層と前記第１導電層とに接し、前記第１平均粒径よりも小さく１５０ナノメートル以下の第２平均粒径を有する多結晶を含み、前記光に対して透過性である。 - 特許庁
  • The memory element is provided which has a first conductive layer, a second conductive layer opposing the first conductive layer, and an organic compound layer provided between the first and second conductive layers, wherein the organic compound layer utilizes a high molecular material having an amide group in at least at one kind of side chains.
    第１の導電層と、前記第１の導電層に対向する第２の導電層と、第１の導電層と第２の導電層間に設置された有機化合物層を有し、前記有機化合物層は、少なくとも一種の側鎖にアミド基を有する高分子材料を用いた記憶素子を提供する。 - 特許庁
  • A high-frequency semiconductor device 21 is constructed such that heat arising from it is conducted through a grounding via-hole 27 in order to a first grounding layer 28, a first via-hole 30, a first auxiliary grounding layer 31, an adhesive material layer 35, a second grounding layer 32, a second via-hole 33 and a third grounding layer 34.
    高周波半導体素子２１から発生した熱を、接地用ビアホール２７を介して、順次、第１のグランド層２８、第１のビアホール３０、第１の補助グランド層３１、接着材層３５、第２のグランド層３２、第２のビアホール３３および第３のグランド層３４へと伝導するように高周波半導体装置が構成される。 - 特許庁
  • The production method is characterized in that it includes a process to form a first protection layer 104 on the surface of a fluorescent layer 103 having a surface formed of projections 105, a process to form a second protection layer 108 on the first protection layer after crushing the projections 105 from above the first protection layer 104 or removing them.
    凸部１０５が形成された面を有する蛍光体層１０３の面に第１の保護層１０４を形成する工程と、第１の保護層１０４の上から凸部１０５を押しつぶした後、または除去した後に、第１の保護層上に第２の保護層１０８を形成する工程と、を含むことを特徴とする。 - 特許庁
  • The blade 10 includes: a first reinforcing layer 11 which is arranged along the ball hitting surface 10A and is made of FRP; a second reinforcing layer 12 which is arranged along the first reinforcing layer 11 and is made of FRP; and a connecting section 13 which connects the first reinforcing layer 11 with the second reinforcing layer 12 and is made of FRP.
    ブレード１０は、打球面１０Ａに沿って配置され、ＦＲＰからなる第１強化層１１と、第１強化層１１に沿って配置され、ＦＲＰからなる第２強化層１２と、第１強化層１１と第２強化層１２とを接続し、ＦＲＰからなる接続部１３とを含んでいる。 - 特許庁
  • To provide a method of manufacturing an analyte test strip, including a process for arranging a patterned spacer layer between a first insulating layer and a second insulating layer, which is a process wherein the second insulating layer is disposed above the first insulating layer, and a channel is defined between the first and second insulating layers.
    検体試験片を製造する方法であって、第１の絶縁層と第２の絶縁層との間に型どられたスペーサー層を配置する工程であって、第２の絶縁層は第１の絶縁層の上に配置され、チャネルが第１の絶縁層と第２の絶縁層との間に規定される工程を含む。 - 特許庁
  • A multilayer wiring board 10 includes a first insulating layer 11, second insulating layers 12 formed on both planes of the first insulating layer 11, inner layer wiring patterns 13 formed between the first insulating layer 11 and the second insulating layer 12, and outer wiring layers 14 formed on the second insulating layers 12.
    多層配線基板１０は、第１の絶縁層１１と、第１の絶縁層１１の双方の面上に形成された第２の絶縁層１２と、第１の絶縁層１１と第２の絶縁層１２との間に形成された内層配線パターン１３と、第２の絶縁層１２上に形成された外層配線パターン１４とを備える。 - 特許庁
  • The luminous diode manufacturing method includes the steps of providing a substrate; making a first epitaxial layer grow on the substrate under a first growth condition; making a process changeover layer grow on the first epitaxial layer under a second growth condition; and making a second epitaxial layer grow on the process switchover layer under a third growth condition.
    この製造方法は、基板を提供し、第一成長条件の下で前記基板上に第一エピタキシー層を成長させ、第二成長条件の下で前記第一エピタキシー層上にプロセス転換層を成長させ、第三成長条件の下で前記プロセス転換層上に第二エピタキシー層を成長させるステップを含む。 - 特許庁
  • The second transparent conductive layer 52 is provided between the second semiconductor layer and the first transparent conductive layer, has transparency to the emission light, has a higher refractive index for the emission light than the first transparent conductive layer, and contains oxygen in a higher concentration than the first transparent conductive layer.
    第２透明導電層５２は、第２半導体層と第１透明導電層との間に設けられ、発光光に対して透過性を有し、発光光に対する屈折率が第１透明導電層の発光光に対する屈折率よりも高く、第１透明導電層に含まれる酸素の濃度よりも高い濃度で酸素を含む。 - 特許庁
  • In this compression conductor 1, both of a first compression conductor layer 4 that becomes the outermost layer and a second compression conductor layer 5 immediately under the first compression layer 4 are twisted in S twisting having the same twisting direction, and moreover, a target value of outer diameter reducing rate is set at 2% when the first compression conductor layer 4 is formed, and this is produced.
    この圧縮導体１は、最外層となる第一圧縮導体層４、及び第一圧縮導体層４の直下の第二圧縮導体層５の撚り方向を共に同方向となるＳ撚りにし、尚かつ、第一圧縮導体層４を形成する際の外径減少率のねらい値を２％に設定して製造する。 - 特許庁
  • The refractive indexes of the first clad layer 30 and the second clad layer 50 are lower than the refractive index of the core 42, and the refractive index of the side clad 44 is lower than the refractive indexes of the core 42, the first clad layer 30 and the second clad layer 50.
    第１クラッド層３０及び第２クラッド層５０の屈折率は、コア４２の屈折率より低く、かつ、サイドクラッド４４の屈折率は、コア４２、第１クラッド層３０及び第２クラッド層５０の屈折率よりも低い。 - 特許庁
  • A first interlayer dielectric film 2 is deposited in a semiconductor device 1, and a first laminate 17a for a lower electrode which is composed of a Ti layer 3, a TiN layer 4, an AlCu layer 5 and a TiN layer 6 is formed on it by a sputtering method.
    半導体基板１上に第１層間絶縁膜２を堆積し、その上に、スパッタ法により、Ｔｉ層３，ＴｉＮ層４，ＡｌＣｕ層５およびＴｉＮ層６からなる下部電極用の第１積層１７ａを形成する。 - 特許庁
  • In this case, nitrogen is prevented from being transmitted through the high dielectric metal oxynitride film 21-1 in the first layer to reach the surface of the silicon layer(first electrode 12), and a silicon nitride(SiN) layer will no longer be prevented from being formed on the interface of the silicon layer.
    このとき、窒素が１層目の高誘電体金属酸窒化膜２１−１を突き抜けてシリコン層（第１電極１２）の表面に到達することがなく、ＳｉＮ層がシリコン層の界面に形成されることがなくなる。 - 特許庁
  • The electrodes 14a, 14b are arranged to run the ECF from the second layer 32 through the hole 21 to the first layer 31, and run the ECF from the first layer 31 through the ends to the second layer 32.
    電極１４ａ、１４ｂは、第２の層３２から穴２１を通って第１の層３１にＥＣＦを流動させると共に、第１の層３１から端部を通って第２の層３２にＥＣＦを流動させるように配置されている。 - 特許庁
  • The second electroformed layer is laminated on the flat surface of the first electroformed layer, and the second electroformed layer is also formed on an inner wall of a through hole made in the flat surface of the first electroformed layer.
    第２の電鋳層が第１の電鋳層の一平面に積層して形成され、且つ第２の電鋳層が第１の電鋳層の一平面に設けられた貫通穴の内壁上にも形成されていることを特徴としている。 - 特許庁
  • The second p-type clad layer 16B is arranged on a contact layer 17 side in a relationship with the first p-type clad layer 16A, and mainly formed of the same material as a material mainly included in the first p-type clad layer 16A.
    第２ｐ型クラッド層１６Ｂは、第１ｐ型クラッド層１６Ａとの関係でコンタクト層１７側に設けられており、第１ｐ型クラッド層１６Ａに主に含まれる材料と同一の材料によって主に形成されている。 - 特許庁
  • The pattern forming material has a first layer and a second layer in this order on a support, wherein B≥A is satisfied, in which A is a glass transition temperature (Tg) of the first layer and B is a glass transition temperature (Tg) of the second layer.
    支持体上に、第一の層と第二の層とをこの順に有し、該第一の層のガラス転移温度（Ｔｇ）をＡ、該第二の層のガラス転移温度（Ｔｇ）をＢとしたとき、Ｂ≧Ａであることを特徴とするパターン形成材料である。 - 特許庁
  • The thin type common mode filter 10 includes an insulating flexible sheet 11, a first magnetic material layer 121, a first coil lead layer 13, a coil body laminate structure 14, a second coil lead layer 15, and a second magnetic material layer 171.
    薄型コモンモードフィルタ１０は、絶縁性の可撓性シート１１と、第１の磁性材料層１２１と、第１のコイルリード層１３と、コイル本体積層構造１４と、第２のコイルリード層１５と、第２の磁性材料層１７１とを備える。 - 特許庁
  • To provide an electrical interconnection structure on a substrate including a first low-k dielectric layer, a spin-on low-k CMP protective layer covalently bonded to the first low-k dielectric layer, and a CVD-bonded hard mask/CMP polishing stop layer.
    第１の低ｋ誘電体層と、第１の低ｋ誘電体層へ共有結合したスピンオン低ｋＣＭＰ保護層と、ＣＶＤ付着ハードマスク／ＣＭＰ研磨停止層とを含む基板上の電気的相互接続構造を提供する。 - 特許庁
  • A middle protective film 24A is formed between a continuous recording layer and a first mask layer 34, and the first mask layer 34 is removed while the middle protective film 24A is left on a divided recording element 20 after the continuous recording layer is divided.
    連続記録層と第１のマスク層３４との間に中間保護膜２４Ａを形成し、連続記録層の分割後、分割記録要素２０上の中間保護膜２４Ａを残しつつ第１のマスク層３４を除去するようにした。 - 特許庁
  • A first skin layer 31 and a second skin layer 35 are arranged with a predetermined space in between wherein holes 41, 45 are formed in the first skin layer 31 and the second skin layer 35 at positions shifted with each other with respect to the vertical incident direction.
    第一スキン層３１と第二スキン層３５とが、所定の間隔で配置され、第一スキン層３１および第二スキン層３５に、垂直入射方向に対して互いに位置がずれた孔４１，４５が形成されている。 - 特許庁
  • The electrical connector includes a laminate sequentially including: a first conductive layer 37; a first flexible insulating layer 36; a conductor 33 configured to carry a current; a second flexible insulating layer 36; and a second conductive layer 37.
    電気コネクタは、順番に、第１導電層３７と、第１可撓性絶縁層３６と、電流を運ぶように構成された導体３３と、第２可撓性絶縁層３６と、第２導電層３７とを含む積層物を含む。 - 特許庁
  • A liquid crystal device 100A of the present invention includes a first alignment layer 16A that is disposed in a liquid crystal layer 50 side of a first substrate 10 and a second alignment layer 22A that is disposed in the liquid crystal layer 50 side of a second substrate 20.
    本発明の液晶装置１００Ａは、第１の基板１０の液晶層５０側に設けられた第１の配向膜１６Ａと、第２の基板２０の液晶層５０側に設けられた第２の配向膜２２Ａと、を備える。 - 特許庁
  • In a method of manufacturing a flexible circuit board, a laminate including an insulation layer 2, and a conductor layer consisting of a polycrystalline metal composing a wiring layer and arranged on a first surface 2a of the insulation layer 2 is produced at first.
    フレキシブル回路基板の製造方法では、始めに、絶縁層２と、配線層を構成する金属の多結晶体よりなり絶縁層２の第１の面２ａ上に配置された導体層とを含む積層体を作製する。 - 特許庁
  • In the fuel cell in which a first surface layer 16a of the separator 16 and a second surface layer 17a of the current collecting plate 17 contact, the first surface layer 16a is electro-chemically nobler than the second surface layer 17a.
    セパレータ１６の第１の表面層１６ａと、集電板１７の第２の表面層１７ａとが接触する燃料電池において、第１の表面層１６ａは、第２の表面層１７ａ以上に電気化学的に貴である。 - 特許庁
  • The silicon substrate has a first region which has an embedded insulating layer below a single-crystal silicon layer and a second region which is adjacent to the first region and does not have the embedded insulating layer below the single silicon layer.
    シリコン基板は、単結晶シリコン層の下方に埋め込み絶縁層を有する第１の領域と、この第１の領域に隣接し単結晶シリコン層の下方に埋め込み絶縁層を有さない第２の領域とを備える。 - 特許庁
  • In the chip-type electronic component comprising the chip substrate to the side face of which the side electrode is formed, the side electrode adopts a two-layer structure comprising a first electrode layer and a second electrode layer that is more porous than the first electrode layer.
    側面に側面電極を形成したチップ基板からなるチップ型電子部品において、側面電極は、第１の電極層と、この第１の電極層よりも多孔質とした第２の電極層の２層構造とする。 - 特許庁
  • The buffer layer formation step forms a buffer layer of a first conductivity type whose impurity density is higher than the high resistance layer on the rear face of the high resistance layer by repeating the first amorphous silicon film formation and the monocrystallization several times.
    バッファ層形成工程では、第１のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、高抵抗層の裏面に高抵抗層よりも不純物濃度の高い第１導電型のバッファ層を形成する。 - 特許庁
＜前へ 1 2 .... 83 84 85 86 87 88 89 90 91 .... 489 490 次へ＞

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.