「Flash memory」を含む例文一覧(4423)
＜前へ 1 2 .... 52 53 54 55 56 57 58 59 60 .... 88 89 次へ＞- To shorten the required time for access at read operation of a flash memory or the like provided with the ECC(error correcting code) circuit of a serial processing type and a memory card or the like loaded with it while performing miniaturization and reduction of the cost.
その小型化・低コスト化を図りつつ、直列処理型のＥＣＣ回路を含むフラッシュメモリ等ならびにこれを搭載するメモリカード等の読み出し動作時におけるアクセス所要時間を短縮する。 - 特許庁 - In response to the detected indication, data is programmed from a volatile memory: (1) to the fast access pages of the flash memory while skipping the slow access pages, or (2) to the slow access pages while skipping the fast access pages.
表示の検出に応じて、データは、揮発性メモリから（１）フラッシュメモリの遅いアクセスページはスキップして速いアクセスページにプログラムされるか、または、（２）速いアクセスページはスキップして遅いアクセスページにプログラムされる。 - 特許庁 - The method for programming the memory system comprises that data of a page are loaded on a page buffer of the NAND flash memory, an address for specifying the page is input, and the data being loaded on the page buffer are programmed.
メモリシステムのプログラム方法は、ＮＡＮＤフラッシュメモリのページバッファにページのデータをロードし、前記ページを指定するアドレスが入力され、前記ページバッファにロードされているデータをプログラムする。 - 特許庁 - To simplify a temperature compensation circuit of a flash memory which stores a plurality of threshold voltages in non-volatile memory cells, and reads the threshold voltages using a plurality of word line select level voltages applied to word lines.
不揮発性メモリセルに複数の閾値電圧を記憶し、前記閾値電圧をワード線に印加した複数のワード線選択レベル電圧を用いて読み出すフラッシュメモリの温度補償回路を単純化する。 - 特許庁 - To enable an image processing device provided with a card slot to be ready for all the memory cards (for example, a Compact Flash (R), Smart Media (R), memory stick, SD and multimedia card).
カードスロットを具備する画像処理装置において、全てのメモリカード種（たとえばコンパクトフラッシュ（登録商標）、スマートメディア（登録商標）、メモリスティック、ＳＤ、マルチメディアカード）に対応することができるようにする。 - 特許庁 - When a normal flash memory is constituted using one chip of a non-volatile semiconductor memory, an input buffer 13 and an address signal A19 processing logic circuit 14 are set to a disable-state.
不揮発性半導体記憶装置を１チップ用いて、通常のフラッシュメモリを構成する場合は、入力バッファ１３及びアドレス信号A19加工論理回路１４がディスエーブル状態に設定される。 - 特許庁 - After all the received image data are transferred from the image memory 80 to the flash memory 90, the communication terminal transmits the MCF signal in response to an EOP (End of procedure) signal from the transmitter side as the succeeding processing.
また、全ての受信画データを画像メモリ８０からフラッシュメモリ９０に転送した後、次の処理として送信側からのＥＯＰ信号に応答してＭＣＦ信号を送信側に送出している。 - 特許庁 - The programming method of the NOR flash memory includes that data stored in a data buffer are programmed to a memory cell and during a program verification operation, a supply of current from a sense amplifier to the memory cell is controlled in accordance with the data stored in the data buffer.
ＮＯＲフラッシュメモリ装置のプログラム方法は、データバッファに貯蔵されたデータをメモリセルにプログラムして、プログラム検証動作時に、前記データバッファに貯蔵されたデータに応じて感知増幅器から前記メモリセルへの電流供給を制御する。 - 特許庁 - NOR type flash memory (nonvolatile semiconductor storage device) 1 includes: a memory cell array 11; a dummy memory cell array (reference circuit) 12; a sense amplifier 13; load circuits 14 and 15; pre-charge circuits 16 and 17; and a reference voltage generation circuit 20.
ＮＯＲ型フラッシュメモリ（不揮発性半導体記憶装置）１は、メモリセルアレイ１１と、ダミーメモリセルアレイ（リファレンス回路）１２と、センスアンプ１３と、負荷回路１４及び１５と、プリチャージ回路１６及び１７と、基準電圧発生回路２０とを備えている。 - 特許庁 - To provide a method for erasing a NAND flash memory, which prevents an influence on the memory cells of word lines adjacent to word lines subjected to data erasure and simultaneously erases data in the memory cells of at least one word lines in a short period.
データ消去するワード線に隣接するワード線のメモリセルへの影響を防止しかつ短時間で少なくとも１本のワード線のメモリセルのデータを同時に消去することができるＮＡＮＤ型フラッシュメモリの消去方法を提供する。 - 特許庁 - To accelerate the microfabrication, enhancement of performance, and increase in reliability of a memory cell by attaining both the reduction in resistance of a local bit line and the suppression of a short channel effect of the memory cell by means of a flash memory equipped with a third gate G3 besides a floating gate FG and a control gate G2.
浮遊ゲートＦＧと制御ゲートＧ２に加えて、第３ゲートＧ３を具備するフラッシュメモリで、ローカルビット線抵抗の低減とメモリセルの短チャネル効果抑制を両立させ、メモリセルの微細化、高性能化、高信頼化を促進する。 - 特許庁 - The flash memory includes a non-volatile memory cell array, an error correction circuit for correcting an error in first phase data stored in the non-volatile memory array and outputting second phase data, and a phase register for storing the second phase data.
本発明はフラッシュメモリ装置に係り、非揮発性メモリセルアレイ、前記非揮発性メモリセルアレイに貯蔵された第１フューズデータをエラー訂正して、第２フューズデータで出力するエラー訂正回路と、前記第２フューズデータが貯蔵されるフューズレジスタを含む。 - 特許庁 - To provide a method or a corresponding device for controlling memory access in which the certain number of standby states is determined about a central controller (CPU) for performing memory access to memory devices (FLASH/ROM, RAM, IO module).
本発明は、メモリ装置（ＦＬＡＳＨ／ＲＯＭ、ＲＡＭ、ＩＯモジュール）にメモリアクセスするために、中央制御装置（ＣＰＵ）についてある数の待ち状態が決定される、メモリアクセスを制御するための方法もしくは対応する装置に関する。 - 特許庁 - The hybrid hard disk drive 10 equipped with a magnetic disk 24 as a permanent storage and a nonvolatile memory 32 such as a flash memory uses the own nonvolatile memory 32 in operation modes other than the power saving mode or a waiting mode in which a disk 24 is deaccelerated.
永久記録媒体として磁気ディスク２４およびフラッシュメモリなどの不揮発性メモリ３２を備えたハイブリッドディスクドライブ１０は、自身の不揮発性メモリ３２を、ディスク２４が減速される省電力または「待機」モード以外の動作モードで使用する。 - 特許庁 - This controller 100 is provided with determination means(for example, CPU 11 and 21) for determining whether or not the programs of the flash memories 12 and 22 should be rewritten by a program for rewriting by referring to compatibility information stored in the flash memories 12 and 22 and the memory card 3.
フラッシュメモリ１２、２２及びメモリカード３に記憶された互換性情報を参照して、フラッシュメモリ１２、２２のプログラムを書換用のプログラムにより書き換えるか否かを判定する判定手段（例えば、ＣＰＵ１１、２１）を備える。 - 特許庁 - To provide a method for easily monitoring the source contact of small contact area of a flash memory, whose source line is formed by a local mutual connection method, by using excess erasing cell characteristics of the flash cell.
ソース線をローカル相互接続方法を適用して形成するフラッシュメモリ素子において、接触面積の狭いソースコンタクトが接触されたか否かをフラッシュセルの過消去セル特性を用いて容易にモニタリングする方法を提供すること。 - 特許庁 - When a memory card 40 is inserted, or when the memory card 40 was already inserted in determination processing of S1 (S1; YES), a sub-directory name stored in an identification information memory 10a of a flash memory 10 is read in accordance with the kind of the memory card, and 1 is added to four digits contained in the sub-directory name (S3).
メモリカード４０が挿入された場合、またはＳ１の判断処理において、メモリカード４０が既に挿入されていた場合は（Ｓ１：Ｙｅｓ）、そのメモリカードの種類に対応してフラッシュメモリ１０の識別情報メモリ１０ａに記憶されているサブディレクトリ名を読み出し、サブディレクトリ名に含まれる４桁の数字に１加算する（Ｓ３）。 - 特許庁 - The non volatile memory such as flash EEPROM system is segmented into a plurality of blocks and each block is segmented into more than one pages and disclosed.
フラッシュＥＥＰＲＯＭシステムのような不揮発性メモリシステムが複数のブロックに分割され、さらに、ブロックの各々が２以上のページに分割されて開示される。 - 特許庁 - When data write instruction is executed in the write-flash mode, an entry of a cache memory 20 wherein written data has been stored is released.
また、ライトフラッシュモードによってデータの書き込み命令を実行した場合、書き込まれたデータが記憶されていたキャッシュメモリ２０のエントリが開放される。 - 特許庁 - When a "history playback mode" is selected, compressed data of a final image file (finally recorded file) recorded in a flash memory 19 are read out.
「履歴再生モード」が選択されると、フラッシュメモリ１９に記録されている最終の画像ファイル（最後に記録されたファイル）の圧縮データが読み出される。 - 特許庁 - This imaging device is equipped with the electronic flash 3, an imaging element 101, a memory 124 which stores image data obtained by the imaging element, and a light emitting element 9.
ストロボ３と、撮像素子１０１と、該撮像素子により得られた画像データを格納するためのメモリ１２４と、発光素子９とを備える撮像装置。 - 特許庁 - This storage device 1 uses two bits in a low order of a media sector address received from a host system 12 as data corresponding to a column address in a sector of a flash memory 10.
記憶装置がホストシステムより受けるメディアセクタアドレスの下位２ビットを、フラッシュメモリのセクタ内のカラムアドレスに対応するデータとして使用する。 - 特許庁 - A flash memory 19 is provided with a font storage area storing the fonts of a plurality of languages and a screen data storage area for storing screen data.
フラッシュメモリ１９には、複数種類の言語のフォントを記憶したフォント記憶領域と、画面データを記憶する画面データ記憶領域とが設けられている。 - 特許庁 - The mask ROM core 2 records an application program rewriting program for writing an application program sent from a host device into the flash memory core 3.
マスクＲＯＭコア２は、ホスト機器から送信されるアプリケーションプログラムをフラッシュメモリコア３に書き込むためのアプリケーションプログラム書換プログラムを記録している。 - 特許庁 - To provide a new flash memory, a new programming method and the sensing scheme, accompanied by low power, reduced leak matter and simple process.
低消費電力、低減されたリーク問題、および単純なプロセスを伴った新規なフラッシュメモリ、新規なプログラミング方法、およびそのセンシングスキームを提供する。 - 特許庁 - To provide a NAND-type flash memory in which distribution of threshold values can be formed in a negative side while suppressing increment of current and increment of a pre-charge time.
電流増加やプリチャージ時間の増加を抑えつつ、負側にも、しきい値の分布を形成することが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁 - Compressed picture parts data 500 preserved in the flash memory 120 is expanded to picture parts data 510 and is transferred to a VRAM 170 as it is.
フラッシュメモリ１２０に保存された圧縮画像部品データ５００は、画像部品データ５１０に展開された後、そのままＶＲＡＭ１７０に転送される。 - 特許庁 - Thus, a clock control part 5 activates a clock generation part 4 only when inputting to the host interface 1 the command requiring the operation of the flash memory control part 2 for the response.
それにより、応答にフラッシュメモリ制御部2の動作を要するコマンドの、ホストインタフェース1への入力時にのみ、クロック制御部5はクロック生成部4を起動する。 - 特許庁 - To provide a flash memory system provided with a circuit where fluctuation of bit line voltage can be reduced in programming operation, and to provide a method for controlling bit line voltage thereof.
プログラム動作時にビットライン電圧の変化を減らすことができる回路を備えるフラッシュメモリ装置及びそのビットライン電圧制御方法を提供する。 - 特許庁 - To reduce false read and to improve reliability of flash memory by reducing threshold shift provided by potential change of an adjacent cell in a word line direction.
ワード線方向の隣接セルの電位変化が与えるしきい値シフトを低減することによって、誤読み出しを低減し、フラッシュメモリの信頼性を向上させる。 - 特許庁 - To provide a flash memory device including a control circuit for generating a count-up pulse signal for informing the creation of an address required for burst read-out operation.
バースト読み出し動作に必要なアドレスの生成を知らせるカウントアップパルス信号を発生する制御回路を含むフラッシュメモリ装置を提供する。 - 特許庁 - A command set as a series of instructions for defining the procedure of processing for controlling the flash memory is acquired, and the acquired command set is stored in a storage device.
フラッシュメモリを制御するための処理の手順を定義する一連の命令であるコマンドセットを取得し、取得したコマンドセットを記憶装置に格納する。 - 特許庁 - To provide a navigation system capable of preventing decrease of an upper limit frequency of writing map information into a portable storage medium mounted with a flash memory.
フラッシュメモリを搭載した携帯型記憶媒体に地図情報を書き込む上限回数の低減を防止することが可能となるナビゲーション装置を提供する。 - 特許庁 - The processing control part when deciding that the storage of the image data has been instructed with a voice (step S13) stores the image data in a flash memory 19 (step S14).
処理制御部は、画像データの保存が音声により指示されたと判別した場合（ステップＳ１３）、画像データをフラッシュメモリ１９に保存する（ステップＳ１４）。 - 特許庁 - The CPU 20 acquires differential data between the data on the main image and data on other image, and records the data on the main image and the differential data in a flash memory 18.
ＣＰＵ２０は、メイン画像のデータと他の画像のデータとの差分データを取得し、メイン画像のデータと差分データとをフラッシュメモリ１８に記録する。 - 特許庁 - Moreover, in the case that data recording into the disk 9 is not finished when power is on, the CPU 18 records the data stored in the FLASH memory 21 into the disk 9.
また、ＣＰＵ１８は、電源投入時、ディスク９への記録が未終了の場合、ＦＬＡＳＨメモリ２１に記憶したデータをディスク９に記録する。 - 特許庁 - At the next start of a power supply, whether the data have been normally written in the storage area of the flash memory 12 can be known from this information stored in the flag area.
次の電源起動時には、このフラグ領域の記憶から、フラッシュメモリ１２の記憶領域へデータが正常に書き込まれたかどうかが判明する。 - 特許庁 - Accordingly, as the area where the floating gate and the control gate are superposed can be maximized, the capacitive coupling coefficient of a flash memory cell can be increased.
これにより、浮遊ゲートと制御ゲート電極が重畳される面積を極大化させ得るのでフラッシュメモリセル容量性結合比を増加させ得る。 - 特許庁 - To provide a semiconductor device which can be always stably started by using a NAND type flash memory whose bit unit cost is low or the like as a boot device.
ＮＡＮＤ型などのビット単価の低いフラッシュメモリをブートデバイスとして使用して、常に安定的に起動する半導体装置を提供する。 - 特許庁 - To provide a single-chip microcomputer which can improve the security of program codes in a flash memory and modify program codes of a block including a boot area.
フラッシュメモリ内のプログラムコードのセキュリティを一層向上させ、且つブート領域を内含するブロックのプログラムコードの変更が可能なシングルチップマイコンを提供する。 - 特許庁 - To provide a flash memory rewrite device capable of communicating with an outside tool even when the rewriting of a user program including a communication program fails.
通信プログラムを含むユーザプログラムの書き替えに失敗したとしても、外部ツールとの間で通信することができるフラッシュメモリ書き替え装置を提供する。 - 特許庁 - A data expansion part 230 reads in and expands in a RAM 210 compressed old version data 270 stored in a NAND flash memory 260.
データ展開部２３０は、ＮＡＮＤ型フラッシュメモリ２６０に格納されている圧縮された旧版データ２７０を読み込んでＲＡＭ２１０に展開する。 - 特許庁 - In steps S360, S370, and S372, the writing speed of the external medium and the writing speed of the internal flash memory are compared with each other and faster one is selected.
ステップＳ３６０、Ｓ３７０及びＳ３７２では外部メディアの書き込み速度と内蔵フラッシュメモリの書き込み速度を比較して速い方を選択する。 - 特許庁 - In this way, the NAND type flash memory 210 erases data in respective block areas storing user data except file management information.
これにより、ＮＡＮＤ型フラッシュメモリ２１０が、ファイル管理情報を除く、ユーザデータが格納されている各ブロック領域内のデータを消去する構成となっている。 - 特許庁 - A flash memory 20 is provided with storage spaces 72, 74, 76 and 78 for storing a plurality of program files (a), b, c, and d divided from the OS program.
フラッシュメモリ２０は、ＯＳプログラムを複数のプログラムファイルａ、ｂ、ｃ、ｄに分割した記憶するための記憶空間７２、７４、７６、７８を有する。 - 特許庁 - To provide a data processing method for flash memory and a storage device, for suppressing delay of data write time when data are copied and original block data are erased.
データコピー及び元ブロックデータ消去に伴うデータ書き込み時間の遅延を抑制できるフラッシュメモリのデータ処理方法及び記憶装置を提供する。 - 特許庁 - To provide a method for manufacturing a flash memory cell wherein the coupling ratio of floating gates is ensured to an utmost and an element which is smaller than a conventional case can be obtained.
フローティングゲートのカップリング比を最大限確保し且つより小さいサイズの素子を実現することが可能なフラッシュメモリセルの製造方法を提供すること。 - 特許庁 - A method of performing operations on a flash memory device is used when a gate coupling factor between the floating gate and a control gate is lower than 0.4.
フラッシュメモリ素子上で動作を行う方法であって、浮遊ゲートと制御ゲートの間にゲート結合率が０．４未満である場合に用いられる。 - 特許庁 - To reduce occupancy area of a redundancy circuit by making apparently a defective block nothing from a user system side and omitting the control, in a flash memory.
フラッシュメモリにおいて、ユーザシステム側からは見かけ上不良ブロックが存在せず、その管理を省略し、リダンダンシ回路の占有面積の低減を図る。 - 特許庁 - To provide an IC card which can prevent data stored in a flash memory from being damaged due to unexpected power interruption which has occurred during refresh processing.
リフレッシュ処理中に発生した不測の電源断により、フラッシュメモリに保持されているデータが破損することを防止できるＩＣカードを提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
