「Flash memory」を含む例文一覧(4423)
＜前へ 1 2 .... 54 55 56 57 58 59 60 61 62 .... 88 89 次へ＞- The CPU calculates corner deceleration time tc at the time of passing through a corner of moving route based on the time constant t stored in the flash memory (S14).
ＣＰＵは、移動経路のコーナを通過する際のコーナ減速時間ｔｃをフラッシュメモリに記憶した時定数ｔに基づき算出する（Ｓ１４）。 - 特許庁 - A key of incoming call confirmation and a telephone number as an object to confirm the presence of the incoming call by depression of the key are stored in a flash memory 7.
フラッシュメモリ７には、着信確認のキーと該キーの押下により着信の有無を確認する対象となる電話番号とが記憶されている。 - 特許庁 - According to an embodiment, a computer in which a virtual machine operates on a virtual machine monitor includes a first storage device, and a second storage device having a flash memory.
実施形態によれば、仮想マシンモニタ上で仮想マシンが稼働する計算機は、第１の記憶装置と、フラッシュメモリを有する第２の記憶装置とを具備する。 - 特許庁 - At the time of writing data in each block 5A-5D of a flash memory 5, a time when the data are written is recorded in time information areas 5a-5d of each block.
フラッシュメモリ５の各ブロック５Ａ〜５Ｄにデータを書込む際に、データを書込んだ時間を各ブロックの時間情報エリア５ａ〜５ｄに記録する。 - 特許庁 - A resolution conversion circuit 66 thins the picture data into a size matching the number of display dots of the LCD display device and writes it in the flash memory.
解像度変換回路６６は、その画像データのサイズをＬＣＤ表示装置２２の表示ドット数に応じたサイズに間引いてフラッシュメモリ３４に書き込む。 - 特許庁 - To provide an effective data storage method and data reading method when using a NAND type flash memory as an image data storage means of a game machine.
ＮＡＮＤ型フラッシュメモリを遊技機の画像データ記憶手段として用いる場合に、有効なデータ記憶方法およびデータ読み出し方法を提供すること。 - 特許庁 - To provide a NAND type flash memory which can form distribution of thresholds to also a negative side, while suppressing increase of current and increase of a precharge period.
電流増加やプリチャージ時間の増加を抑えつつ、負側にも、しきい値の分布を形成することが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁 - The second conductive film spacer 209 forms a chip on which tunneling is centralized in an erase operation, in the floating gate of the completed flash memory.
この第２導電膜スペーサ２０９は、完成したフラッシュメモリのフローティングゲートにおいて、消去動作時トンネリングが集中するチップ部分を形成する。 - 特許庁 - A program rewriting device 10 rewrites the program for control stored in a flash memory 41 by communicating with an electronic controller 40.
プログラム書き換え装置１０は、電子制御装置４０と通信を行うことによって、フラッシュメモリ４１に記憶されている制御用プログラムを書き換える。 - 特許庁 - To provide a card reader having a prevention effect against forgery such as copying or conversion while using a microcomputer mounted with a general-purpose flash memory.
本発明は、汎用的なフラッシュメモリ搭載のマイコンを使用しつつ、複製や改造といった偽造に対する防止効果を有するカードリーダを提供する。 - 特許庁 - Thereby, high voltage of 15 volt is applied to a control gate of a specified cell of the flash memory 1 by a frequency division time, sure data erasing can be realized.
これより、フラッシュメモリ１の指定セルのコントロールゲートに対し１５ボルトの高電圧が分周時間だけ印加され、確実なデータ消去を実現できる。 - 特許庁 - When the mobile phone is connected to the Internet, the control unit reads a prescribed program from the file storage flash memory, transfers it to the RAM (12) and carries out processing.
インターネット接続時には、制御部は、ファイルストレージ用フラッシュメモリから所定のプログラムを読出してＲＡＭ（１２）へ転送して処理を実行する。 - 特許庁 - To provide a database device which is capable of extending the lifetime of a NAND flash memory without competing against techniques for extending the lifetime by existing hardware or OS.
既存のハードウェアやOSによる長寿命化技術と競合せずに、NANDフラッシュメモリの長寿命化を図ることのできるデータベース装置を提供する。 - 特許庁 - The controller module 1 sends an indication to multiple memory modules 4 at the same time to send and receive data to and from the flash memories 2 in parallel through the buffer 3.
コントローラモジュール１は、同時に複数のメモリモジュール４に対して指示を出し、並列にバッファ３を介してフラッシュメモリ２とのデータの送受を行う。 - 特許庁 - In a data writing method for the synchronous- type flash memory device with the shared system bus, the synchronous-type DRAM device is set firstly from a normal mode into a refresh mode.
システムバスを共有する同期型フラッシュメモリ装置のデータ書込み方法では、同期型ＤＲＡＭ装置が先ずノーマルモードからリフレッシュモードに設定される。 - 特許庁 - In a refresh function management table 3B, a refresh method and refresh timing for data stored in the flash memory device 5A are respectively managed per each logical device.
リフレッシュ機能管理テーブル３Ｂは、フラッシュメモリデバイス５Ａに記憶されているデータのリフレッシュ方法及びリフレッシュ時期を各論理デバイス毎にそれぞれ管理する。 - 特許庁 - In a NAND flash memory, in particular, a first bit error which has occurred in the data reading process of a source page during a copyback operation is detected.
特にＮＡＮＤフラッシュメモリ装置において、コピーバック動作時ソースページのデータを読み取る過程で発生した第１のビットのエラーを検出できる。 - 特許庁 - An optional program area including an address in which a break instruction is set is copied from the user program of a flash memory 5a into a RAM 7, and a break instruction is set.
ブレーク命令が設定されたアドレスを含む任意のプログラム領域をラッシュメモリ５ａのユーザプログラムからＲＡＭ７にコピーし、ブレーク命令を設定する。 - 特許庁 - From the extent of the resistance value of a hole chain increased with respect to the number of units, the contact resistance dispersion inside a flash memory 300 cell can be found.
ユニット数に対するホールチェーンの抵抗値の増加度合いから、フラッシュメモリ３００セル内におけるコンタクト抵抗のばらつきを知ることができる。 - 特許庁 - A storage medium which appears on a market a lot is used by constituting the Flash_ROM 26 of a NAND type flash memory which is superior also in terms of cost.
Ｆｌａｓｈ＿ＲＯＭ２６をコスト的にも優位にあるＮＡＮＤ型フラッシュメモリで構成することにより、市場に多く出回っている記憶媒体を使用することができる。 - 特許庁 - To provide a storage device capable of replacing a data region without any problem even if there is an access from a host when replacing the data in a flash memory.
フラッシュメモリ内のデータ入れ替え時にホストからのアクセスがあっても問題なくデータ領域の入れ替えが可能である記憶装置及び計算機を提供する。 - 特許庁 - The controller 10 reads the latest data of a type to be read from the flash memory 20, referring to the record data information STR in the RAM 30.
コントローラ１０は、ＲＡＭ３０中の記録データ情報ＳＴＲを参照して、読み出し対象の種類の最新データをフラッシュメモリ２０から読み出す。 - 特許庁 - A registration point data registered by a user is stored in a flash memory, and a destination frequency is set as an extraction condition for the registration point data (step S10).
ユーザによって登録された登録地データをフラッシュメモリに記憶しておき、登録地データの抽出条件として目的地回数を設定する（ステップＳ１０）。 - 特許庁 - The storage controller manages address conversion information representing a correspondence relation between a logical address and a physical address of a storage area (e.g. physical block) in the flash memory.
ストレージコントローラが、論理アドレスとフラッシュメモリ内の記憶領域（例えば物理ブロック）の物理アドレスとの対応関係を表すアドレス変換情報を管理する。 - 特許庁 - The CPU 24 melts dpwn a fuse 32 by making a transistor 33 of the protection circuit 30 into a conducting state after writing data in the flash memory 22.
ＣＰＵ２４では、フラッシュメモリ２２にデータを書き込んだ後、保護回路３０のトランジスタ３３を導通状態とすることで、ヒューズ３２を溶断する。 - 特許庁 - To provide a file system having a configuration for reducing the number of times of eliminating data in a flash memory, and a data management method.
そこで、本発明の目的は、フラッシュメモリ内のデータの消去回数を減少させる構成を有するファイルシステム及びデータ管理方法を提供することにある。 - 特許庁 - The expansion is such that a partition generated in a TRM flash memory 2 is assigned to the EC application while a partition table is allocated in the internal EEPROM(R) 3.
この拡張は、内部EEPROM（登録商標）３内にパーティションテーブルを配置しつつ、TRMフラッシュメモリ２にパーティションを生成してECアプリに割り当てるというものである。 - 特許庁 - An access-inhibited URL list is stored on the flash memory of a HUB, and on the basis of this list, URL access regulating processing is performed by the MPU of the HUB.
アクセス禁止ＵＲＬリストをＨＵＢのフラッシュメモリに記憶し、このリストに基づいてＨＵＢのＭＰＵによりＵＲＬアクセス規制処理を行う。 - 特許庁 - To automatically determine the kind and capacity of a flash memory, to enable writing and reading, and to reduce a load on an operator and work time.
フラッシュメモリの種類、記憶容量を自動的に判別して、書き込み、読み出しを行うことを可能にし、作業者の作業負担、作業時間の軽減を図る。 - 特許庁 - A discriminating section 60 makes discrimination by reading out a password recorded on a smart medium 33 and comparing the password with another password prestored in a flash memory 56.
判定部６０ではスマートメディア３３に記録されているパスワードを読み出し、フラッシュメモリ５６内に予め記憶されているパスワードと比較、判定を行う。 - 特許庁 - Capacitance elements (C1, C2) are connected with storage nodes (SN, /SN), by utilizing a process for fabricating the floating gate (FG) and the control gate (CG) of a flash memory cell.
フラッシュメモリセルのフローティングゲート（ＦＧ）およびコントロールゲート（ＣＧ）を製造する工程を利用して、容量素子（Ｃ１，Ｃ２）を、記憶ノード（ＳＮ，／ＳＮ）に接続する。 - 特許庁 - A control part 12 of a remote controller 10 performs signal processing or display control by loading and running a control program 141 recorded on a flash memory 14.
リモコン１０の制御部１２はフラッシュメモリ１４に記録された制御プログラム１４１をロードして実行することにより信号処理や表示制御等を行う。 - 特許庁 - To provide a method of manufacturing a semiconductor device on which a flash memory cell and a low-voltage operating transistor or a high-voltage operating transistor are integrated and different kinds of transistors are mixedly mounted.
フラッシュメモリセルと低電圧動作トランジスタや高電圧動作トランジスタを集積化し、異種トランジスタを混載する半導体装置の製造法を提供する。 - 特許庁 - An LUT (Look Up Table) 68 indicative of correlation between the coordinate of a defective pixel and a correction voltage at 0°C, 30°C, and 60°C is arranged at a flash memory 63.
フラッシュメモリ６３には、０℃，３０℃，６０℃における欠陥画素の座標と補正電圧との相関関係を示すＬＵＴ６８が設けられている。 - 特許庁 - A restoration program for IC is read from the IC card 2, whereby setting data on the ICs to be restored of a flash-memory type PLA (programmable logic array) or the like, can be rewritten.
ＩＣカード２からＩＣ修復プログラムを読み込み、フラッシュメモリタイプのＰＬＡなどの修復対象のＩＣの設定データを書き直すことができる。 - 特許庁 - In the step S220, the control unit reads audio data or display data for a test mode being stored in a flash memory 20 and goes on with processing to step S230.
Ｓ２２０ステップにおいて、制御部は、フラッシュメモリ２０に格納されているテストモード用の音声データや表示データを読み込み、Ｓ２３０ステップへ処理を進める。 - 特許庁 - A FAT writing part 18 writes an allocation table in a block corresponding to a most significant address among usable blocks of a NAND flash memory.
ＦＡＴ書き込み部１８は、アロケーションテーブルを、ＮＡＮＤフラッシュメモリの使用可能なブロックのうち、最上位のアドレスに対応するブロックに書き込む。 - 特許庁 - To the card battery 51, a flash memory 56 that houses an attribute information of a battery such as a battery classification, rating terminal voltage, rating battery capacity or the like is installed.
カード型電池５１に電池種別、定格端子電圧、定格電池容量等の電池の属性情報を格納したフラッシュメモリ５６を設ける。 - 特許庁 - During the recording, control information which is used to reconstitute an IFO file and a video file is stored in a flash memory 12 through a main system 11.
また、その記録中は、ＩＦＯファイルと映像ファイルを再構成するための管理情報が、メインシステム１１を介してフラッシュメモリ１２に記憶される。 - 特許庁 - As for a film unit 2 equipped with a lens, an object is photographed while switching the diaphragm and with electronic flash light, and the photographing data 30 are recorded in the IC memory 25.
レンズ付きフイルムユニット２では、絞り切替やストロボ発光を行って被写体が撮影され、撮影データ３０がＩＣメモリ２５に記録される。 - 特許庁 - A block of a flash-memory is divided into two banks, and page buffers for respective banks are switched by switching means to be connected to a common input/output line.
フラッシュメモリのブロックを２つのバンクに分け、それぞれのバンクに対するページバッファをスイッチ手段で切り換えて共有する入出力ラインに接続する。 - 特許庁 - To prevent power loss and erroneous operation of chips due to the power loss by reducing peak current to a cell caused by the operation of page buffers in reading a flash memory element.
フラッシュメモリ素子の読出しに際して、ページバッファの動作によるセルへのピーク電流を減らして、パワーダウン及びそれによるチップの誤動作を防止する。 - 特許庁 - To recognize a PC(personal computer) card from a connected device and to operate it even when the CIS(card information) cannot be read out a ROM such as a flash memory.
フラッシュメモリなどのＲＯＭからＣＩＳが読み出せない場合でも、接続された装置から認識され稼動することができるＰＣカードを提供する。 - 特許庁 - To prevent a dielectric breakdown in a CB/CV continuous contact structure disposed between select gates of a NAND type flash memory.
本発明は、ＮＡＮＤ型のフラッシュメモリのセレクトゲート間に配置されるＣＢ／ＣＶ連続コンタクト構造において、絶縁破壊を防止できるようにする。 - 特許庁 - To provide an erasing method of stored information in a flash memory element that degradation of a program characteristic of an element at the time of erasing stored information can be prevented.
記憶情報消去時の素子のプログラム特性低下を防止できる、フラッシュメモリ素子における記憶情報の消去方法を提供する。 - 特許庁 - To prevent any defective block existing in a lowly reliable storage device such as an NAND type flash memory, and to transfer a non-defective initial program to an RAM.
ＮＡＮＤ型フラッシュメモリのような低信頼性記憶装置に存在する不良ブロックを回避し、不良のない初期プログラムをＲＡＭに転送する。 - 特許庁 - To provide a block switch of a flash memory device which can stably generate high voltage even under a low power source voltage.
本発明は、低い電源電圧でも安定的に高電圧を発生させることが可能なフラッシュメモリ素子のブロックスイッチを提供することを目的としている。 - 特許庁 - A main CPU 31 acquires the image data for each of one or more set display regions by using the share frame information of the flash memory 33.
メインＣＰＵ３１は、フラッシュメモリ３３のシェアフレーム情報を用い、設定された１つ以上の表示領域のそれぞれ毎に画像データを取得する。 - 特許庁 - To reduce the load of a CPU I/F (interface) in a flash I/F circuit and to prevent garbled data, data deterioration in a short period of time and data destruction in a memory cell.
ＦＬＡＳＨ Ｉ／Ｆ回路において、ＣＰＵ Ｉ／Ｆの負荷を軽減すること、及びメモリセルのデータ化け、短時間での劣化、破壊を防止する。 - 特許庁 - A main program code to be used for the control of the terminal by a CPU 11 is stored in a low-speed ROM 14 being an inexpensive NAND type flash memory.
ＣＰＵ１１が端末装置の制御に用いる本体プログラムコードを、低価格のＮＡＮＤ型フラッシュメモリである低速ＲＯＭ１４に格納している。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
