「Flash memory」を含む例文一覧(4423)
＜前へ 1 2 .... 55 56 57 58 59 60 61 62 63 .... 88 89 次へ＞- Further, the flash memory has a shielded conductive layer 1 that is formed between the laminated gate electrode SG_1 and the laminated gate electrode SG_2 and is fixed at fixed potential.
さらに、積層ゲート電極ＳＧ_1と積層ゲート電極ＳＧ_2との間に形成され、かつ一定電位に固定されたシールド導電層１を備えている。 - 特許庁 - A plurality of storage areas that are large enough to write the specific control data group are set within one block of the flash memory in the order of an address (A1 to A16).
フラッシュメモリの１ブロック内に、前記特定の制御データ群を書込むことのできる大きさの保存領域をアドレス順に複数設定する（Ａ１〜Ａ１６）。 - 特許庁 - To enable a bit line capacity and a precharge electric power to be cut off at a data writing operation in a NAND type flash memory and to efficiently perform the data writing.
ＮＡＮＤ型フラッシュメモリで、データ書き込み時のビット線容量及びプリチャージ電力を削減でき、また、データ書き込みを効率的に行う。 - 特許庁 - To provide a method of manufacturing semiconductor-device that achieves a charge-trap flash memory capable of executing high-speed processing and having high charge-retention characteristics.
高速処理が可能で、かつ電荷保持特性の高いチャージトラップ型フラッシュメモリを得ることができる半導体装置の製造方法を提供する。 - 特許庁 - To provide a semiconductor device as a flash memory device, including a resistor constituting a circuit adjusting a reference voltage, and to provide a method of fabricating the same.
基準電圧を調整する回路を構成する抵抗素子を有するフラッシュ記憶素子である半導体装置及びその製造方法を提供する。 - 特許庁 - A programming circuit generates a first program pulse corresponding to first amplitude to perform repetition program of a flash memory based on the first compared result.
プログラミング回路が、第１の比較結果に基づいてフラッシュ・メモリを反復プログラムするために、第１の振幅に対応する第１のプログラム・パルスを発生する。 - 特許庁 - To make it possible to stably read and verify a negative threshold cell in a NAND type flash memory in which the negative threshold cell is present.
本発明は、負の閾値セルが存在するＮＡＮＤ型フラッシュメモリにおいて、負の閾値セルの安定した読み出しおよびベリファイができるようにする。 - 特許庁 - The correction factor k1_i is multiplied by the correction factor k2_i so that a correction factor k_i of each heater element can be calculated and stored in a flash memory 46.
補正係数ｋ１_ｉ に補正係数ｋ２_ｉ を乗算して各発熱素子毎の補正係数ｋ_ｉ が算出され、フラッシュメモリ４６に記憶される。 - 特許庁 - At that time, a user program in the flash memory 3 is rewritten by the EVA chip 2, and whether or not the rewriting of the user program is normally ended is judged.
その際に、エバチップ２によりフラッシュメモリ３内のユーザプログラムが書き替えられ、そのユーザプログラムの書き替えが正常に完了したか否かが判定される。 - 特許庁 - A storage device 110 reads a program from an IC card 130 with a signed program recorded, and stores the read signed program in a flash memory 111.
格納装置１１０は、署名付プログラムを記録したＩＣカード１３０からプログラムを読み込んで、読みこんだ署名付プログラムをフラッシュメモリ１１１に格納する。 - 特許庁 - To speed up read and write of a negative threshold cell in a NAND type flash memory wherein the negative threshold cell is present.
本発明は、負の閾値セルが存在するＮＡＮＤ型フラッシュメモリにおいて、負の閾値セルの読み出しおよび書き込みをより高速化できるようにする。 - 特許庁 - Also, an image processing LSI 57, a flash memory 62 and an SDRAM 63 as electrical components for electronic photographing are integrally formed to one digital unit 101.
また、電子撮像に関わる電気部品として、画像処理ＬＳＩ５７と、フラッシュメモリ６２と、ＳＤＲＡＭ６３とをまとめて一つのデジタルユニット１０１とする。 - 特許庁 - A CPU 11 adds 1 to the writing frequency to a corresponding entry of a writing frequency table 141 according to the writing to a physical block in a flash memory 12.
ＣＰＵ１１は、フラッシュメモリ１２内の物理ブロックへの書き込みに応じて書き込み回数テーブル１４１の対応エントリ中の書き込み回数を＋１する。 - 特許庁 - To reduce the number of times for erasing or writing a useless file as little as possible by devising techniques in the case of writing file data into a flash memory.
フラッシュメモリにファイルデータを書き込む際の技術を工夫することにより、不必要なファイルの消去回数及び書込回数を極力少なくすること。 - 特許庁 - The flash memory 100 is designed to have a write disturb time never causing holding omission of data at the time of writing by the clock signal from the fixed oscillating circuit 130.
フラッシュメモリ１００は当該固定発振回路１３０からのクロック信号での書き込み時にデータ保持抜けが生じないライトディスターブ時間に設計される。 - 特許庁 - To relieve more bit errors of a WL end cell being adjacent to a block selection gate transistor in a NAND type flash memory.
本発明は、ＮＡＮＤ型フラッシュメモリにおいて、ブロック選択ゲートトランジスタに隣接するＷＬ端セルのビットエラーをより多く救済できるようにする。 - 特許庁 - To provide a nonvolatile storage device which can correct error by one kind of memory controller with respect to various kinds of flash memories having different reliability.
信頼性の異なる様々な種類のフラッシュメモリに対し、１種類のメモリコントローラで誤り訂正を行うことが可能な不揮発性記憶装置を提供する。 - 特許庁 - To provide an NOR type flash memory which improves pattern resolution/dimension controllability by lithography is improved and ensures stable operation.
本発明は、ＮＯＲ型のフラッシュメモリ装置において、リソグラフィによるパターン解像性／寸法制御性を改善できるとともに、より安定した動作を可能にする。 - 特許庁 - To provide a hand-held battery powered device for transferring data between one or more flash memory modules and a mass storage device.
１つ以上のフラッシュメモリモジュールと大容量記憶装置との間でデータを転送するための、携帯用の、バッテリで電源供給される装置を提供する。 - 特許庁 - To provide a portable device where power is supplied from a battery for transmitting data between at least one flash memory module and a mass storage.
1つ以上のフラッシュメモリモジュールと大容量記憶装置との間でデータを転送するための、携帯用の、バッテリで電源供給される装置を提供する。 - 特許庁 - To reduce the risk that a host system cannot normally operate in a case where update processing of a starting program stored in a flash memory is not normally ended.
フラッシュメモリに記憶させた起動プログラムの更新処理が正常に終了しなかったときに、ホストシステムが正常に動作できなくなる危険性を減じる。 - 特許庁 - During start-up, the projector 9 uses the information stored in the flash memory 4 to execute the program for performing the image display function under the control of a CPU 5.
プロジェクター９は起動時に、ＣＰＵ５の制御下でフラッシュメモリ４の格納情報を活用して画像表示機能実現用プログラムを実行する。 - 特許庁 - To provide a method of manufacturing a flash memory element adapted to prevent a leakage current from being generated in a tunnel oxide film or a dielectric film and also adapted to minimize over-erase.
トンネル酸化膜または誘電体膜で発生する漏洩電流を防止し、過消去を最小化したフラッシュメモリ素子の製造方法の提供。 - 特許庁 - To stably supply a constant current to a ring oscillator without reference to the state of an external power source of a flash memory module for a microcomputer with two-external-power-supply specifications.
外部２電源仕様のマイクロコンピュータ用フラッシュメモリモジュールの外部電源の状態に係らず、リングオシレータに安定に、定電流を供給する。 - 特許庁 - A camera 200 embeds an Objectinfo data set in the Keywords term to create Objectinfo data set and records the Objectinfo data set in the flash memory of a wireless transmitter 300.
カメラ２００は、Ｏｂｊｅｃｔｉｎｆｏデータセットを、Ｋｅｙｗｏｒｄｓ項目に埋め込んで、Ｏｂｊｅｃｔｉｎｆｏデータセットを作成してワイヤレストランスミッター３００のフラッシュメモリに記録させる。 - 特許庁 - To provide a microcomputer for performing overwrite control of a built-in flash memory 5 directly from a debug tool 2 to improve debug work efficiency.
デバッグツール２から直接に内蔵フラッシュメモリ５の書き換え制御を行うことができ、デバッグの作業効率を高くすることが可能なマイクロコンピュータを得る。 - 特許庁 - The controller refers to the FAT information in a merging operation and selectively copies data stored in a data block of the flash memory to a new data block.
そしてコントローラは、マージ動作時ＦＡＴ情報を参照してフラッシュメモリのデータブロックに貯蔵されたデータを新しいデータブロックに選択的に複写する。 - 特許庁 - To provide a NOR flash memory device of which the source line voltage is prevented from rising at the program verification operation, and its programming method.
プログラム検証動作時にソースラインの電圧が上昇することを防止することができるＮＯＲフラッシュメモリ装置及びそのプログラム方法に提供すること。 - 特許庁 - The digital still camera creates a management file to control print processing, display processing and communication processing into a flash memory card 103 together with video information.
デジタルスチルカメラのフラッシュメモリカード１０３に映像情報と共に印刷処理、表示処理、通信処理を制御するための管理ファイルを作成する。 - 特許庁 - When flash is instructed, the modified cache data are all copied back to a main memory based on the tag addresses and modify information stored in the tag storing part.
フラッシュが指示されると、タグ記憶部に記憶されるタグアドレス及びモディファイ情報を基にモディファイされているキャッシュデータをすべてメインメモリにコピーバックする。 - 特許庁 - It also reads voice data from the voice data area of the flash memory 80 and outputs them from a speaker 70 when the playback function of the voice recorder is selected.
また、ボイスレコーダの再生機能が選択された場合、フラッシュメモリ８０の音声データ記憶領域から音声データを読み出し、スピーカ７０より出力する。 - 特許庁 - Further, the NOR-interface flash memory device 100 includes an error correcting code unit 210 for correcting an error of the data temporarily stored in a data buffer area.
ＮＯＲインターフェイスフラッシュメモリ装置１００は更に、データバッファ領域に一時保存されるデータのエラーを訂正する誤り訂正コードユニット２１０を含む。 - 特許庁 - Either the NOR flash memory 13 or the HDD 14 is selectively connected to a chip select signal line (chip select hereafter) of the CPU 11 via a switch 50.
NOR Flash１３およびＨＤＤ１４の一方は、スイッチ５０を介して、ＣＰＵ１１のチップセレクト信号線（以下、チップセレクトという）に選択的に接続される。 - 特許庁 - To shorten entire processing time composed of processing for receiving data from the outside and processing for reloading to a flash ROM (reloadable non-volatile memory).
外部からのデータの受信処理とフラッシュＲＯＭ（書換可能な不揮発性メモリ）に対する書換処理とからなる全体の処理時間を短縮すること。 - 特許庁 - At this time, the flash memory checks the coincidence of the search data and the nonsearch data in the manner of comparing "0" data by utilizing the own provided program verify function.
その際に、フラッシュメモリは、自身が備えるプログラムベリファイ機能を利用して“０”データを比較することにより、検索データと非検索データとの一致をチェックする。 - 特許庁 - When the read address is in the forward delay address on the optical disk, the data corresponding to the read address stored in the flash memory 110 are read.
光ディスクの読み出し対象アドレスが転送遅延アドレス内であった場合、フラッシュメモリ１１０に記憶した読み出し対象アドレスに対応するデータを読み出す。 - 特許庁 - In the image deletion mode, a select key 103 is pressed to delete image data from a flash memory, and the back key 106 is pressed to return without deletion.
画像削除モードでは、セレクトキー１０３を押すことによりフラッシュメモリから画像データを削除し、バックキー１０６を押すことにより削除せずに戻る。 - 特許庁 - Multi-images which are photographed in time series are recorded and stored in time series in a flash memory 6 via a video CODEC 4, a compression CODEC 5 and a CPU 14.
時系列で撮像された複数の映像を、ビデオコーデック４、圧縮コーデック５、ＣＰＵ１４を介して、フラッシュメモリ６に時系列で録画し保存する。 - 特許庁 - To provide a method for manufacturing a flash memory device having a tunnel oxide film excellent in characteristics by processing oxidation during a metal contact etching.
金属コンタクトエッチング時に酸化工程を実施することによって、優れた特性を有するトンネル酸化膜を備えるフラッシュメモリ素子の製造方法を提供する。 - 特許庁 - The refresh controller 26 starts the operation of refreshing the NAND flash memory 10 based on the refresh permission signal sent from the host processor 31.
リフレッシュコントローラ２６は、ホストプロセッサ３１から送信されたリフレッシュ許可信号に基づいて、ＮＡＮＤ型フラッシュメモリ１０のリフレッシュ動作を開始する。 - 特許庁 - While the display device is operated, the microcomputer 4 reads out correction data of chromaticity from the flash memory 5 and inputs it to chromaticity nonuniformity correction circuits 3r, 3g, and 3b.
マイコン４は、表示装置の動作時に、フラッシュメモリ５から色度の補正データを読み出して色度ムラ補正回路３ｒ、３ｇ、３ｂに入力する。 - 特許庁 - To attain a long service life and to eliminate nonuniformity of time concerning synchronous processing by averaging the rewrite frequency of a semiconductor flash memory.
半導体フラッシュメモリの書換え回数を平均化することによって長寿命化を図るとともに、同期処理に係わる時間の不均一性を解消すること。 - 特許庁 - To provide a flash memory having a sensing amplifier for reading data by a load transistor driven by gate electrode coupling.
本発明は、ゲート電極結合によって駆動される負荷トランジスタでデータを読み取るセンシング増幅器を有するフラッシュメモリを提供することを課題とする。 - 特許庁 - Therefore, data writing to a flash memory can be performed with low power consumption and also a threshold voltage VTHC can be controlled with high accuracy.
したがって、フラッシュメモリへのデータ書込を低消費電力で行なえるとともに高精度でしきい値電圧ＶＴＨＣを制御することができる。 - 特許庁 - To provide a method for manufacturing a flash memory cell by which retention characteristics are improved and threshold voltage adjusting ions are prevented from moving.
リテンション特性を向上させ且つしきい値電圧調節イオンの移動を防止することが可能なフラッシュメモリセルの製造方法を提供すること。 - 特許庁 - A clock generator generates an internal clock signal 3b delayed to improve reliability of data from a flash memory responding to an external output enable signal 21a.
クロックジェネレータは、外部出力イネーブル信号21aに応答してフラッシュメモリからのデータの信頼性を増すために遅延される内部クロック信号3bを生成する。 - 特許庁 - Then, when the command indicating the rewriting of the authentication program is issued from the host computer 10, the authentication program in the flash memory 4 is rewritten.
その後、ホストコンピュータ１０から認証用プログラムの書き換えを指示するコマンドが発行されると、フラッシュメモリ４内の認証用プログラムが書き換えられる。 - 特許庁 - The logic address obtained from the first protection code BC is compared with the logic address obtained from the second protection code FC, when reading the data from the flash memory device 2.
フラッシュメモリデバイス２からデータを読み出す場合、第１保護コードＢＣから得られる論理アドレスと、第２保護コードから得られる論理アドレスとが比較される。 - 特許庁 - To reduce an electric charge required for precharge in a NAND type flash memory capable of reading data from a negative threshold cell.
本発明は、負のしきい値セルからのデータの読み出しが可能なＮＡＮＤ型フラッシュメモリにおいて、プリチャージに必要な電荷を削減できるようにする。 - 特許庁 - A third polysilicon layer is then deposited over the high-k dielectric layer and patterned, using photoresist to form a flash memory gate structure.
その後、第３のポリシリコン層は、ｈｉｇｈ−ｋ誘電体層の上に堆積され、フォトレジストを用いてパターニングされ、フラッシュメモリゲート構造が形成される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
