「Flash memory」を含む例文一覧(4423)
＜前へ 1 2 .... 58 59 60 61 62 63 64 65 66 .... 88 89 次へ＞- To provide a speech recording and reproducing device which solves the problem caused by the combination of VQ and analog flash memory and does not decrease a coding efficiency.
ＶＱとアナログフラッシュメモリを組合わせるときに生じる問題点を解決し、符号化効率を低下させることのない音声録音再生装置を提供する。 - 特許庁 - A CPU at the image control unit side calculates a total check sum over the whole data area of the flash memory, based on the received total data check sum and the total number of data.
画像制御ユニットのＣＰＵは、受信した総データチェックサムと総データ数とに基づいて、フラッシュメモリのデータ領域全体に亘る総チェックサムを算出する。 - 特許庁 - To provide a programming method of a flash memory that a program current per cell can be reduced, reliability of an element and manufacturing yield can be improved.
セル当りプログム電流を減らすことができ、素子の信頼性及び製造歩留りを向上させることができるフラッシュメモリのプログラミング方法を提供すること。 - 特許庁 - To give information that the number of rewriting times exceeds the number of rewriting guarantee times when rewrite exceeding the number of rewriting guarantee times is executed in a flash memory where program data are stored.
プログラムデータが格納されるフラッシュメモリにおいて、書き換え保証回数を上回る書き換えを行った場合に、書き換え保証回数を上回ったことを報知させる。 - 特許庁 - Further, the binary area is used as a buffer area at the time of writing or reading the data for the multivalue area, and a data compression/ defrosting function is provided to a flash memory FM and the like.
さらに、２値領域を、多値領域に対するデータ書き込み又は読み出し時のバッファ領域として使用し、フラッシュメモリＦＭ等にデータ圧縮・解凍機能を持たせる。 - 特許庁 - The external apparatus (portal device 1) includes a URL storage device (for example, flash memory), and provided with a function connected to the Internet according to the URL stored in the URL storage device.
外部機器（ポータブルデバイス１）は、ＵＲＬ記憶装置（例えばフラッシュメモリ）を有し、該ＵＲＬ記憶装置に記憶されたＵＲＬに従ってインターネット接続する機能を有する。 - 特許庁 - The data processing controller 10 operates plural files stored in the flash memory 32 set to the digital still camera 20 on the basis of discrimination numbers.
一方、データ処理制御装置１０は、識別番号に基づいて、ディジタルスチルカメラ２０に装着されたフラッシュメモリ３２に記録されている複数のファイルの操作を行う。 - 特許庁 - When the protection attribute setting mode is disabled, on the other hand, only the write data from the host device are written to the flash memory 115, and no protection attribute information is written in.
一方、保護属性設定モードが解除されている場合には、ホスト装置からのライトデータだけをフラッシュメモリ１１５に書き込み、保護属性情報は書き込まない。 - 特許庁 - To avoid occurrence of fault by a GIDL current in a NAND flash memory in which a plurality of cell word lines are arranged in an extremely narrow pitch.
本発明は、複数のセルワードラインが極めて狭ピッチで配置されたＮＡＮＤ型フラッシュメモリにおいて、ＧＩＤＬ電流による不良を回避できるようにする。 - 特許庁 - The controller 20 comprises a backup part 27, and a microprocessor 22 writes, in access to a flash memory 10, a sequence code, a value of sequence pointer, and data of a physical block address to the backup part 27.
コントローラ２０にバックアップ部２７を備え、マイクロプロセッサ２２は、フラッシュメモリ１０へのアクセス時に、シーケンスコード、シーケンスポインタの値、物理ブロックアドレスのデータをバックアップ部２７に書き込む。 - 特許庁 - The application A stored in the buffer RAM 112 is encrypted by using a storage key A in a cipher processing part 113 for storage and transferred to a flash memory 120.
バッファＲＡＭ１１２に蓄積されたアプリケーションＡは、格納用暗号処理部１１３において格納鍵Ａを用いて暗号化されてフラッシュメモリ１２０に転送される。 - 特許庁 - When the transfer data is received (S39:YES), sensor ID, number of relaying times, and measurement value information involved in the transfer data are stored in a flash memory (S40, S43).
転送データを受信している場合には（Ｓ３９：ＹＥＳ）、転送データに含まれるセンサＩＤ、中継回数、及び計測値情報がフラッシュメモリに記憶される（Ｓ４０、Ｓ４３）。 - 特許庁 - A VDP 10 consists of a SRAM (a static RAM) 20 by a bit mapping, a flash memory 30 in which sprite data are stored and an image synthesizing circuit 40.
ＶＤＰ１０は、ビットマップによるＳＲＡＭ（スタティックＲＡＭ）２０と、スプライトデータが記憶されるフラッシュメモリ３０と、画像合成回路４０とから構成されている。 - 特許庁 - Predetermined state information indicating whether the stream data of the predetermined amount are in the middle state of being stored in an optical disk is stored in the flash memory (E).
また、所定量のストリームデータが光学式ディスクに格納されている途中の状態であるか否かを示す所定の状態情報を、フラッシュメモリに格納する（Ｅ）。 - 特許庁 - To shorten processing time to be required for the preparation processing of an address conversion table in the case of forming a virtual block by using a flash memory constituted of a plurality of chips and executing parallel processing.
複数チップのフラッシュメモリを用いて仮想ブロックを形成して、並列処理を実行する場合に、アドレス変換テーブルの作成処理に掛かる処理時間を短縮する。 - 特許庁 - A camera module 1 is provided with an image pickup sensor 12 and a flash memory 13, a main module 2 is provided with an image processing unit 21 and an SDRAM 22, and those modules are connected through a flexible cable 3.
カメラモジュール１は、撮像センサ１２、フラッシュメモリ１３を備え、メインモジュール２は、画像処理ユニット２１、ＳＤＲＡＭ２２を備え、これらモジュールがフレキシブルケーブル３で接続される。 - 特許庁 - When the validity is verified, the software from the buffer of the RAM 13 is stored in a flash memory 12 by a second processing program code created in the ROM 11.
正当性が確認された場合には、ＲＯＭ１１に作り込まれた第２の処理のプログラムコードによって、該ソフトウェアをＲＡＭ１３のバッファからフラッシュメモリ１２に保存する。 - 特許庁 - To solve the following problem: a discrete free space is generated by repeating writing into a flash memory to generate reduction of writing speed when writing new data into the discrete area.
フラッシュメモリへの書込みを繰り返すことにより離散的な空き領域が発生し、新しいデータをその離散領域に書込む際に書込み速度の低下が発生する。 - 特許庁 - A file system 33 manages the file to be recorded in a flash memory 14 by tree structure according to kinds of files managed by the content management system 32.
ファイルシステム３３は、コンテンツ管理システム３２によって管理されているファイルの種類に応じてフラッシュメモリ１４へ記録するファイルをツリー構造により管理する。 - 特許庁 - After sampling processing, extracted sampling data are stored in a flash memory 106 while related to the read unit having generated the image data as the extraction source of the sampling data.
サンプリング処理の終了後、抽出したサンプリングデータを、当該サンプリングデータの抽出元の画像データを生成した読み取り部と関連付けてフラッシュメモリ１０６に保存する。 - 特許庁 - To prevent a voltage drop caused by a reverse current electric charge generated at the standstill of a boosting circuit in an internal power source circuit to be used for a flash memory.
本発明は、フラッシュメモリに用いられる内部電源回路において、昇圧回路の停止時に発生していた逆流電荷による電圧降下を阻止できるようにする。 - 特許庁 - File information such as the date when each backup file is prepared to the flash memory 312 is stored as a backup list 311H in each storage region of the SRAM 311.
ＳＲＡＭ３１１には、フラッシュメモリ３１２へ各バックアップファイルが作成された日時等のファイル情報が各記憶領域内にバックアップリスト３１１Ｈとして保存される。 - 特許庁 - The main body 2 is provided with a battery 21, oscillator 22, flash memory 23, MP3 decoder 24, D/A converter 25, modulator 26, multiplexer 27, transmitter 28 and coil 29.
本体２は、バッテリー２１と、発振器２２と、フラッシュメモリ２３と、ＭＰ３デコーダ２４と、Ｄ／Ａコンバータ２５と、変調器２６と、合波器２７と、送信器２８と、コイル２９とを具備する。 - 特許庁 - When deciding that the corresponding block is defective, the flash memory controller reads the boot program stored in the next block (steps S106, S103), and decides whether or not the corresponding block is defective again.
また、不良ブロックと判定した場合は、次のブロックに記憶されたブートプログラムを読み出して（ステップＳ１０６，Ｓ１０３）、不良ブロックの判定を再度行う。 - 特許庁 - A light-emitting element 10 writes driving current values of each of the LED chips 11-13 in a flash memory 16 when a MCU 15 takes a writing order from outside.
発光素子１０は、外部からＭＣＵ１５に書き込み命令が与えられると、各ＬＥＤチップ１１〜１３の駆動電流値をフラッシュメモリ１６に書き込むことができる。 - 特許庁 - The area of program information of other networks (BS, CS, IPTV) is utilized as the recording area of the program detailed information of terrestrial digital broadcasting, and the pieces of information are stored in a flash memory.
他ネットワーク（ＢＳ、ＣＳ、ＩＰＴＶ）の番組情報の領域を、地デジの番組詳細情報の記録領域として利用し、これらの情報をフラッシュメモリに格納する。 - 特許庁 - A control part 11 possessed by a composite machine 90 performs data file storing processing for storing a data file stored in a flash memory 14 into an NIC side RAM 43.
複合機９０が備える制御部１１は、起動時に、フラッシュメモリ１４に記憶されているデータファイルをＮＩＣ側ＲＡＭ４３に記憶させるデータファイル記憶処理を行う。 - 特許庁 - An address table 42 is divided and stored so as to be distributed in a flash memory in such a state that each address table coexists with user data, and both of them are managed in a unified manner.
アドレステーブル４２を分割し、その各々をユーザーデータと混在した状態で、分散させてフラッシュメモリ内に格納するとともに、両者を統一的に管理する。 - 特許庁 - A correction value storage program is stored together with a control program used in drive control for the motor M1 by a control part 14, in a program storage area 18a of the flash memory 18.
フラッシュメモリ１８のプログラム記憶領域１８ａに、制御部１４によるモータＭ１の駆動制御に使用する制御プログラムと共に、補正値記憶プログラムを記憶させる。 - 特許庁 - To provide a content reproduction device simply and easily controlling copyright protection when outputting content recorded in an HDD or a flash memory in a digital format.
ＨＤＤやフラッシュメモリに記録したコンテンツをデジタル形式で出力する際、シンプルかつ容易な著作権保護制御が可能なコンテンツ再生装置を提供する。 - 特許庁 - To provide inexpensive and highly reliable data communication device by using only a cache memory and a Flash ROM incorporated in a CPU without using any external RAM.
外付けＲＡＭを用いることなく、ＣＰＵに内蔵されているキャッシュメモリとＦｌａｓｈ ＲＯＭのみを用いて、低コストで信頼性の高いデータ通信装置を提供する。 - 特許庁 - To provide the code storage cell of a flash memory element required for operating a CAM cell stably even at a low voltage by increasing the coupling ratio of the CAM cell.
ＣＡＭセルのカップリング比を増加させて低電圧においてもＣＡＭセルが安定的に動作できるようにするフラッシュメモリ素子のコード貯蔵セルを提供する。 - 特許庁 - Then, the select signal line 74 to a flash memory 2X_+1 at the next instruction issuing destination is made to transit to the select state, and the deletion instructions are transmitted from the bus 73.
そして、直ちに、次の命令発行先のフラッシュメモリ２_ｘ+１へのセレクト信号線７４を選択状態に遷移させ、消去命令をバス７３より送出する。 - 特許庁 - To effectively perform equalization processing of the number of overwriting times of each physical block in a flash memory which stores fixed data, to which rewrite does not occur such as an operating system.
オペレーティングシステムのような書き換えの発生しない固定データが格納されているフラッシュメモリの各物理ブロックの書き換え回数の均等化処理を有効に実行する。 - 特許庁 - A serial interface 16 and a DMA 17 transfer a program controlling rewriting of a flash memory 12 from an exterior device 30 to a RAM 14 in an early state.
シリアルインターフェース１６およびＤＭＡ１７は初期状態において、外部装置３０からＲＡＭ１４にフラッシュメモリ１２の書き換えを制御するプログラムを転送する。 - 特許庁 - To provide a structure of a semiconductor memory cell as a flash EEPROM and a method for manufacturing it by which its manufacturing step can be eased and the productivity can be improved.
製造工程を容易にし、生産性を向上することができるフラッシュＥＥＰＲＯＭとなる半導体メモリ素子の構造及びその製造方法を提供する。 - 特許庁 - In the process of this aging treatment, the stacked CSP 2 in the area 12 to be inspected is selected, and the flash memory 4 is inspected by the inspection circuit forming area 11.
このエージング工程中に被検査領域１２内にあるスタックドＣＳＰ２が選択され、そのフラッシュメモリ４が検査回路形成領域１１によって検査される。 - 特許庁 - To suppress an extreme deviation of erasure counts (EC) in a plurality of physical blocks (PB) which constitute a flash memory (FM) and an increase in the EC as a whole FM.
フラッシュメモリ（ＦＭ）を構成する複数個の物理ブロック（ＰＢ）における極端な消去回数（ＥＣ）の偏りと、ＦＭ全体としてのＥＣの増加を抑制する。 - 特許庁 - Therefore, even if the time constant is changed during processing program execution, CPU may calculate the corner deceleration time tc according to the changed time constant t stored in the flash memory.
故に、ＣＰＵは、加工プログラム実行中に時定数を変更しても、フラッシュメモリに記憶した変更後の時定数ｔに応じてコーナ減速時間ｔｃを算出できる。 - 特許庁 - To provide a memory access method and a device capable of securely holding and updating the storage data of a flash ROM or the like.
本発明はメモリアクセス方法及びその装置に関し、フラッシュＲＯＭ等の記憶データを安全に保持、更新可能なメモリアクセス方法及びその装置の提供を課題とする。 - 特許庁 - A system of the present invention is provided with a synchronous-type flash memory device 100, a synchronous-type DRAM device 200 having a refresh mode, and a microprocessor 300 for controlling operations of both of these devices.
本発明のシステムには、同期型フラッシュメモリ装置100、リフレッシュモードを有する同期型ＤＲＡＭ装置200、両装置の動作を制御するためのマイクロプロセッサ300が提供される。 - 特許庁 - To provide a storage device for writing all data on a data buffer in a flash memory in a short time, a control method thereof and electronic equipment using the storage device.
データバッファ上の全てのデータを、短い時間でフラッシュメモリに書き込むことが可能な記憶装置、その制御方法及びその記憶装置を用いた電子装置を提供する。 - 特許庁 - When a writing/erasing operation is executed in the flash memory when the interruption signal is detected, suspending processing for interrupting the writing/erasing operation is executed.
割り込み信号を検知した時に、フラッシュメモリにおいて書き込み・消去動作が実行している場合には、書き込み・消去動作を中断するサスペンド処理を実行する。 - 特許庁 - Thus, entire processing time composed of processing for receiving data from the memory reloader 30 and processing for reloading these write data to the flash ROM 13 can be shortened.
これにより、メモリ書換機３０からのデータの受信処理とその書込データのフラッシュＲＯＭ１３に対する書換処理とからなる全体の処理時間が短縮できる。 - 特許庁 - Since the flash memory 107 originally includes a circuit such as a state machine 106 for command receipt or a controller 109, the effect can be obtained without drastical change.
また、フラッシュメモリ１０７は、コマンド受付の為のステートマシン１０６やコントローラ１０９のような回路をもともと具備しており、大きな変更なくして前述の効果が得られる。 - 特許庁 - A current buffer circuit in the flash memory device mirrors the reference current, and a plurality of mirrored reference currents is applied to the reference input.
フラッシュメモリ装置における電流バッファ回路が該基準電流をミラー動作し且つ複数個のミラー動作した基準電流をセンスアンプの基準入力へ印加する。 - 特許庁 - When power is supplied while pressing a restoration switch 13c, the copy processing part 4 copies back the basic data and the liked data held in the SRAM 18 to the flash memory 20.
コピー処理部４は、復旧スイッチ１３ｃを押しながら電源を投入すると、ＳＲＡＭ１８に保持している基本データ及び連動データをフラッシュメモリ２０にコピーバックする。 - 特許庁 - According to the invention, when a failure occurs in the security block, the conventional problem of dealing with the failure of the NAND flash memory device is solved.
本発明によると、保安ブロックにフェイルが発生した場合に、ＮＡＮＤフラッシュメモリ装置をフェイル処理しなければならない従来の問題点を改善することができる。 - 特許庁 - To provide a write-in/erasion control method for flash memory by which a test time for write-in/erasion can be shortened by eliminating a verification operation at the time of initial eration.
初期消去時のベリファイ動作をなくし、書き込み・消去動作にかかるテストタイムを短くすることのできるフラッシュメモリの書き込み・消去制御方法を提供する。 - 特許庁 - In a real-time recording mode, a write management part 44 confirms whether or not there is a sufficient free space having a low fragmentation rate in a flash memory 30, and writes a stream therein.
リアルタイム記録モードでは、書込み管理部４４は、フラッシュメモリ３０に断片化率の低い十分な空き容量があるかどうかを確認し、そこにストリームを書き込ませる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
