「Flash memory」を含む例文一覧(4423)
＜前へ 1 2 .... 57 58 59 60 61 62 63 64 65 .... 88 89 次へ＞- A facsimile machine 1 selects a card device 20 based on a chip select state held by a backup register part 12 the battery of which is backed up in a facsimile control LSI 2 after reset and rewrites the system program in a flash memory 7 by a system program in the card device 20 in rewrite of the system program in the flash memory 7.
ファクシミリ装置１は、フラッシュメモリ７内のシステムプログラムの書き替えに際して、リセット後のファクシミリ制御ＬＳＩ２内のバッテリバックアップされたバックアップレジスタ部１２の保持するチップセレクト状態に基づいて、カードデバイス２０を選択して、カードデバイス２０内のシステムプログラムでフラッシュメモリ７内のシステムプログラムを書き替えている。 - 特許庁 - To provide a NAND flash memory element capable of preventing a delete disturbance by separating the well of a region on which a NAND flash memory cell is to be formed and distributingly forming the well on its upper part by each block so as to reduce a stress time m applied to each cell block, and to provide a well forming method thereof.
ＮＡＮＤフラッシュメモリセルが形成されるべき領域のウェルを分離してその上部にブロック別に分散して形成させることにより、セルブロックに対するストレスタイムｍを減少させて消去デスターバンスを防止することが可能なＮＡＮＤフラッシュメモリ素子及びそのウェル形成方法を提供する。 - 特許庁 - When the whole contents of one page of a flash memory is rewritten, as execution of an initializing program, as an instruction signal PAGEWRT of a logic value '1' is set to a register 12, an instruction signal PAGEWRT of a logic value '0' is supplied to a write-in control circuit 10 and write-in operation of the flash memory 1 is controlled.
フラッシュメモリ１の１ページの全内容を書き換える場合、初期化プログラムの実行に伴いレジスタ１２に論理値「１」の指示信号ＰＡＧＥＷＲＴがセットされる為、書き込み制御回路１０は論路値「０」の指示信号ＰＡＧＥＷＲＴが供給されてフラッシュメモリ１の書き込み動作を制御する。 - 特許庁 - The NAND flash memory includes a memory cell array, a data register for storing data read out from the memory cell array, an address register for designating the data to be transferred from the memory cell array to the data register, and a control circuit having a descending-order read command to allow the address register operate in the descending order.
メモリセルアレイと、前記メモリセルアレイから読み出されたデータを保持するデータレジスタと、前記メモリセルアレイから前記データレジスタヘ転送されるデータを指定するアドレスレジスタと、前記アドレスレジスタを降順に動作させる降順読出しコマンドを持つ制御回路とを具備することを特徴とするＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁 - The control is executed by connecting a flash memory 7 storing an operation program, a memory 8 capable of storing a part of the data stored in the memory 7 as development data and a data changing means capable of changing the development data stored in the memory 8 to the CPU 5.
この制御は、動作プログラムが格納されたフラッシュメモリ７と、このフラッシュメモリ７に格納されたデータの一部を展開データとして格納し得るメモリ８と、このメモリ８に格納された当該展開データを変更し得るデータ変更手段とがＣＰＵ５に接続されることによって実行されるように構成されている。 - 特許庁 - A memory system 1 has: a NAND flash memory 12 having a plurality of memory cells and capable of recording data of one bit, two bits or more in one memory cell; and a duplex conversion circuit 21 for duplexing by assigning input data to a predetermined threshold level and the other threshold level different from the predetermined threshold level.
メモリシステム１は、複数のメモリセルを有し、１つのメモリセルに１ビット又は２ビット以上のデータを記録することが可能なＮＡＮＤ型フラッシュメモリ１２と、入力データを所定の閾値レベルと、所定の閾値レベルとは異なる別の閾値レベルとに割り当てることにより二重化する二重化変換回路２１とを有する。 - 特許庁 - The configuration determines whether or not a medium selected as a data recording destination is a flash memory, detects open spaces data-writable for each erasing block if the medium is the flash memory to record data in the detected open spaces, and detects open spaces data-writable for each continuous cluster space if the medium is not the flush memory to record data in the detected open spaces.
データ記録先として選択されたメディアがフラッシュメモリであるか否かを判別し、フラッシュメモリである場合は消去ブロック単位でデータ書き込み可能な空き領域を検出してデータ記録を行い、データ記録先メディアがフラッシュメモリでない場合は、連続するクラスタ領域単位でデータ書き込み可能な空き領域を検出し、検出した空き領域に対するデータ記録を行う。 - 特許庁 - This memory controller for controlling access to the flash memory from which the reading of storage data is performed by page units according to the read request information of data is configured to delete data which are not matched with the read request information from among the storage data read from the flash memory by the page units, and to selectively extract and output data matched with the read request information.
データの読み出し要求情報に従って、ページ単位で記憶データの読み出しが行われるフラッシュメモリに対するアクセスを制御するメモリコントローラであって、前記フラッシュメモリからページ単位で読み出した記憶データのうち、前記読み出し要求情報に合致しないデータを削除して前記読み出し要求情報に合致するデータのみを選択的に取り出して出力する。 - 特許庁 - In this magnetic disk device system which has a flash memory being a nonvolatile memory, and a medium being a magnetic disk, also has a function in which an alternative data storing sector of a defective sector caused later in the medium is arranged on the flash memory, defective information is stored in a redundant data part of the alternative data storing sector.
本発明の磁気ディスク装置システムは、不揮発性メモリであるフラッシュメモリと、磁気ディスクであるメディアとを有し、前記フラッシュメモリ上に前記メディアで発生した後発の欠陥セクタの代替データ格納セクタを配置する機能を有する磁気ディスク装置システムにおいて、前記代替データ格納セクタの冗長データ部に欠陥情報を格納することを特徴とする。 - 特許庁 - A program writing device 5 when powered on uses the transfer program 20 to sets an address of a flash memory to write destination addresses 23 of virtual shared memories 41 to 43 according to connection device information of a network and flash memory information 18 of connected devices, and transfers download information including the system program in memory blocks of the virtual shared memories 41 to 43 to a data area 34.
プログラム書込み装置５は、電源を投入することにより、転送プログラム２０を使用して、ネットワークの接続機器情報および接続機器のフラッシュメモリマップ情報１８に従って、仮想共有メモリ４_1〜４_3の書込み先アドレス２３にフラッシュメモリのアドレスをセットし、データエリア３４にシステムプログラムを含むダウンロード情報を仮想共有メモリ４_1〜４_3の各メモリブロックに転送する。 - 特許庁 - A writing device 2 acquires at first defective area information from the memory 1 of an NAND type flash memory, and prepares an error control data 52 including alternative information indicating a relation between a defective area and an alternate area.
書込装置２は、まず、ＮＡＮＤ型フラッシュメモリであるメモリ１から不良領域情報を取得し、不良領域と代替領域との関係を示す代替情報を含むエラーコントロールデータ５２を作成する。 - 特許庁 - To be specific, a reloadable memory such as a flash memory is mounted on the equipment main body so that an environment is provided in which ready made image data are taken in from a network or an image produced by the user is individually taken in.
具体的に、機器本体にフラッシュメモリ等書き換え可能なメモリを搭載し、既成の画像データをネット経由で、あるいはユーザが作成した画像を独自に取り込める環境を提供するものである。 - 特許庁 - To enable read of information on the lots of arbitrary integrated circuits combined with each other from an external device in a semiconductor MCP constituted into one package structure by combining a nonvolatile memory, such as a flash memory, with an arbitrary integrated circuit.
フラッシュメモリ等の不揮発性メモリと任意の集積回路を組み合わせたパッケージ化した半導体ＭＣＰにおいて、外部デバイスから組合せた任意の集積回路のロット情報の読取りを可能にする。 - 特許庁 - To allow omission of a series of processing such as transmission of writing/reading operation with respect to a fail memory in the case where a semiconductor device to be measured is tested, of which a high speed test for a flash memory, etc. is unnecessary.
フラッシュメモリなどのように高速の試験を行う必要のない被測定半導体デバイスを試験する場合におけるフェイルメモリへの書込み・読出転送という一連の処理を省略できるようにする。 - 特許庁 - To provide a flash memory device including a plurality of stack gate type memory cells that can shorten a time required for simultaneous erasing operation by eliminating writing operation before erasing and also shorten a time required for rewriting data.
複数のスタックゲート型メモリセルを含むフラッシュメモリにおいて、消去前書込動作を不要とすることにより一括消去動作に要する時間を短縮し、データの書換動作に要する時間も短縮することである。 - 特許庁 - To provide a sector erasing control circuit of a flash memory in which erasing operation of a sector unit can be performed efficiently, and the increment of circuit scale can be prevented, even if the number of sectors of a memory region is increased.
セクタ単位の消去動作を効率よく行うことが可能であり、かつ、メモリ領域のセクタ数が増加しても回路規模の増大を防ぐことが可能なフラッシュメモリのセクタ消去制御回路を提供する。 - 特許庁 - The semiconductor memory device (RAM) 10a which reads and writes data according to a command from CPU 70 is connected to a storage flash memory 60 which reads and writes data at a specified access unit.
ＣＰＵ７０からの指令を受けて、データの読み出し、書き込みを行なう半導体記憶装置（ＲＡＭ）１０ａは、所定のアクセス単位でデータの読み出し、書き込みを行なうストレージフラッシュメモリ６０に接続される。 - 特許庁 - To provide an efficient semiconductor memory and its test method which can improve test accuracy for products under-estimated in non-volatile memories such as a flash memory and the like and can cope with more various kinds.
フラッシュメモリなどの不揮発性メモリにおける過小評価された製品の検査精度を上げることができ、より多品種に対応できる効率的な半導体記憶装置およびその検査方法を提供する。 - 特許庁 - When authentication by the fingerprint is consecutively failed beyond a previously set number of times, the USB memory 1 is locked, and it can not be used anymore, or data stored in a flash memory inside is totally deleted.
指紋による認証が、あらかじめ設定された回数を超えて連続して失敗した場合、USBメモリ１がロック状態となり、使用不可となるか、内部のフラッシュメモリに記憶されているデータが一括して消去される。 - 特許庁 - In response to this, a card side controller 220 of the SD memory card 200 fetches the user data erase command, and consequently, a CPU 221 automatically generates a user data erase command to output it to an NAND type flash memory 210.
これに対し、ＳＤメモリカード２００のカード側コントローラ２２０がユーザデータ消去コマンドを取り込むことにより、ＣＰＵ２２１は、ユーザデータイレーズコマンドを自動的に生成し、ＮＡＮＤ型フラッシュメモリ２１０に出力する。 - 特許庁 - In a region ACT, 56 metal balls 106 which are connected with the bonding pads of an SRAM(static random access memory) chip 101 and the bonding pads of a FLASH memory chip 102 are formed, for example in a grid pattern.
領域ＡＣＴ内において、ＳＲＡＭチップ１０１のボンディングパッドとＦＬＡＳＨメモリチップ１０２のボンディングパッドと電気的に接続されている金属ボール１０６は、例えば格子形状に５６個形成されている。 - 特許庁 - If a car navigation system makes a search and if a format for the data of a parking place is further inquired, the digital camera 30 checks whether there are place name retrieval data and character fonts in a memory card 50 or a flash memory 44.
カーナビゲーション装置からサーチされ、さらに、駐車地点データの形式の問い合わせがあれば、デジタルカメラ３０は、メモリーカード５０、もしくは、フラッシュメモリ４４に、地名検索データと文字フォントがあるか否かをチェックする。 - 特許庁 - In this electronic equipment, a backup memory 4 such as a flash memory capable of holding the storage contents even when a power is not supplied is used to store the equipment setting information to indicate operating conditions of the equipment.
この発明の電子機器では、機器の動作条件を表わす機器設定情報を保存するのに、フラッシュメモリのような電源の非供給時にも記憶内容の維持が可能なバックアップメモリ４が使用される。 - 特許庁 - A control part 10 obtains effective data holding time by using timers 12, 13, where an ambient temperature is added to elapsed time from the first writing of data to the first block of a flash memory 20 (the nonvolatile memory).
制御部１０は、タイマ１２，１３を用いて、フラッシュメモリ２０（不揮発性メモリ）の第１のブロックへのデータの最初の書き込みからの経過時間に周囲温度を加味した実効的なデータ保持時間を求める。 - 特許庁 - In a data writing memory cell 101 of this AND type flash memory, a potential (a) is applied to a BG 105, a potential (e) is applied to CG 103, a potential (b) is applied to a source electrode 106, and a potential (c) is applied to a drain electrode 107.
データ書込するメモリセル１０１は、ＢＧ１０５に電位ａが印加され、ＣＧ１０３に電位ｅが印加され、ソース電極１０６に電位ｂが印加され、ドレイン電極１０７に電位ｃが印加される。 - 特許庁 - A CPU 221 automatically generates a user data erase command by taking the user data deletion command by a card-side controller 220 of the SD memory card 200, and outputs to a NAND flash memory 210.
これに対し、ＳＤメモリカード２００のカード側コントローラ２２０がユーザデータ消去コマンドを取り込むことにより、ＣＰＵ２２１は、ユーザデータイレーズコマンドを自動的に生成し、ＮＡＮＤ型フラッシュメモリ２１０に出力する。 - 特許庁 - A control circuit of the PDP device uses an SFM (serial flash memory) 130 as the nonvolatile memory, the SFM 130 is stored with waveform decode data (D1) 51 and a waveform decode address set (D2) 52 as a first waveform.
本ＰＤＰ装置の制御回路では、不揮発性メモリとしてＳＦＭ（シリアルフラッシュメモリ）１３０を用い、ＳＦＭ１３０には、第１の波形として、波形デコードデータ（Ｄ１）５１と、波形デコードアドレスセット（Ｄ２）５２と、が格納される。 - 特許庁 - To provide a flash memory device which shortens preprogram time and reduces consumption of electric current, by separating a memory cell from a bit line in the case of preprogramming, and by applying program bias through a common source line.
プリプログラムの際にメモリセルとビットラインを分離し、共通ソースラインを介してプログラムバイアスを印加することにより、プリプログラム時間の短縮と消費電流減少を可能としたフラッシュメモリ装置を提供する。 - 特許庁 - To rewrite a desired flash memory without increasing the number of signal lines between respective serial input/output unit (SIO) and a program rewriting device, even in a device using plural CPU and flash memories corresponding to each CPU.
複数のＣＰＵとそれぞれのＣＰＵに対応したフラッシュメモリを使用した装置においても、それぞれのシリアル入出力ユニット（ＳＩＯ）とプログラム書き換え装置の間での信号線数を増やすことなく、所望のフラッシュメモリを書き換えること。 - 特許庁 - The automobile electronic controller compiles the currently received writing data and the previously temporarily stored writing data into data of rewriting region size (256 bytes) and rewrites a built-in flash ROM (flash memory) according to the received address.
自動車用電子制御装置は、今回受け取った書き込みデータと、先に一時的に保存しておいた書き込みデータとをまとめて、書き換え領域サイズ(256byte)のデータとして、受け取ったアドレスに応じて、内蔵するフラッシュＲＯＭ（フラッシュメモリ）の書き換えを行う。 - 特許庁 - A storage part 25 of a client computer 2 stores the "Latest information" including at least one symbol different from a symbol representable by a given one of the one or more font data in the flash memory 44, as an image format file.
クライアントコンピュータ２の記憶部２５には、FLASHメモリ４４内の１以上の字体データのうちの所定の１つで表現可能なシンボルとは異なるシンボルが少なくとも１つ含まれている「最新の情報」が、画像形式ファイルとして記憶されている。 - 特許庁 - A user/vendor of a computer device optimally selects a set of programable entry points associated with the flash media logic to assure the combined and seamless operation between the file system selected by the user/vendor and the flash memory media.
コンピュータデバイスのユーザ/メーカは、フラッシュメディアロジックに関連付けられたプログラマブルエントリポイントのセットを最適に選択して、コンピュータのユーザ/メーカによって選択されたファイルシステムとフラッシュメモリメディアとの間の合同かつシームレスなオペレーションを保証することができる。 - 特許庁 - A flash memory precharges each bit-line GBL corresponding to a memory cell MC of a writing target, discharges each bit-line GBL corresponding to a memory cell MC of a writing non-target, verifies the bit-line GBL to detect a memory cell MC of a low threshold voltage (S7) and additionally performs writing to the detected memory cell MC (S8, S9).
このフラッシュメモリでは、初期書込の終了後に（Ｓ１〜Ｓ６）、書込対象のメモリセルＭＣに対応する各ビット線ＧＢＬをプリチャージするとともに書込非対象のメモリセルＭＣに対応する各ビット線ＧＢＬをディスチャージしてベリファイを行なって低しきい値電圧のメモリセルＭＣを検出し（Ｓ７）、検出したメモリセルＭＣに追加書込を行なう（Ｓ８，Ｓ９）。 - 特許庁 - The controller LSI 21 executes the interface control of the SD memory card (security data access control and memory access control to the flash memory 22) together with high-order protocol control by running a protocol control program and an SD card interface control program in a ROM 21b by an MPU 21a.
コントローラＬＳＩ２１は、ＭＰＵ２１ａによりＲＯＭ２１ｂ中のプロトコル制御プログラム、ＳＤカードインタフェース制御プログラムを実行することで、上位のプロトコル制御と共に、ＳＤメモリカードのインタフェース制御（セキュリティデータアクセス制御、フラッシュメモリ２２に対するメモリアクセス制御）を実行する。 - 特許庁 - To solve the problem that data written on another page of the same group is changed due to error caused during data writing in a nonvolatile storage device using a nonvolatile memory such as multi-value NAND flash memory wherein respective memory cells hold data about a plurality of pages.
各メモリセルが複数のページのデータを保持する多値ＮＡＮＤフラッシュメモリ等の不揮発性メモリを用いた不揮発性記憶装置において、データの書き込み中にエラーが生じてそのページと同一グループの他のページに記載されたデータが変化する問題点を解消すること。 - 特許庁 - The flash memory device includes: a string having at least a string selection transistor, a ground selection transistor and memory cell transistors connected in series between the transistors, the memory cell transistors being connected to a corresponding word line respectively; and bit lines connected to the string.
本発明のフラッシュメモリ装置は、ストリング選択トランジスタ、接地選択トランジスタ、および前記選択トランジスタの間に直列連結されたメモリセルトランジスタを有する少なくとも一つのストリングと、前記メモリセルトランジスタは対応するワードラインに各々連結され、前記ストリングに連結されたビットラインを含む。 - 特許庁 - The first memory array block consists of mask ROM cells to be programmed with predetermined data during a semiconductor manufacturing process, and the second memory array block consists of (EEPROM) cells or flash memory cells to be programmed or erased with predetermined data after the semiconductor manufacturing process.
第１群のメモリアレイブロックは半導体製造工程中に所定データでプログラムされるマスクＲＯＭセルで構成され、第２群のメモリアレイブロックは半導体製造工程後に所定データでプログラムされるか、または消去されるＥＥＰＲＯＭセルまたはフラッシュメモリセルで構成される。 - 特許庁 - An authentication processing part 105 discriminates whether or not data stored in the flash memory chip 13 of the first USB memory 1 are permitted to be transmitted to a second computer, on the basis of the first key and a second key which is input to a first computer to which the first USB memory 1 is connected.
認証処理部１０５は、その第一のキーと、第一のＵＳＢメモリ１が接続されている第一のコンピュータに入力された第二のキーとに基づいて、第一のＵＳＢメモリ１のフラッシュメモリチップ１３に記憶されているデータを、第二のコンピュータに送信してもよいか否かを判別する。 - 特許庁 - The IC card 100 is provided with a control part 102, a logic memory reading and writing means 103, a garbage collection control means 104, a unit operation means 105, a final unit tracking means 106, a top unit control means 107, a memory access module 108, and a flash memory 109.
ＩＣカード１００内に、制御部１０２と、論理メモリ読み書き手段１０３と、ガベージコレクション管理手段１０４と、ユニット操作手段１０５と、最終ユニット追跡手段１０６と、先頭ユニット管理手段１０７と、メモリアクセスモジュール１０８と、フラッシュメモリ１０９とを有する。 - 特許庁 - This micrcomputer is provided with a flash memory(memory part) 110, a CPU(logical part) 120, a test ROM 130 for storing a test program for testing at least a logic part and recording means 150 and 112 for storing the test result of at least one of the memory part and the logic part as a flag.
フラッシュメモリ（メモリ部）１１０と、ＣＰＵ（ロジック部）１２０と、少なくともロジック部をテストするためのテストプログラムを格納したテストＲＯＭ１３０と、メモリ部とロジック部の少なくとも一方のテスト結果をフラグとして格納可能な記録手段１５０，１１２とを備える。 - 特許庁 - When the data of a new control program are transmitted from an external data writer 32 to the remote controller 10, the control program 141 on the flash memory 14 is updated by the control part 12.
外部のデータ書き込み装置３２から新たな制御プログラムのデータをリモコン１０へ送信すると、制御部１２がフラッシュメモリ１４の制御プログラム１４１が更新される。 - 特許庁 - The CPU 11a exchanges the program by writing the program sent from the network interface part 12 into a flash memory 11c where a content is previously deleted.
ＣＰＵ１１ａは、予め内容を消去しておいたフラッシュメモリ１１ｃに、ネットワークインターフェイス部１２から送られたプログラムを書き込むことで、プログラムの入れ替えを行う。 - 特許庁 - In the write operation to an 8-valued NAND type flash memory, a drain side selected gate line DSG to a level Vcc to execute a multivalued parallel write, using a self boost.
８値型のＮＡＮＤ型フラッシュメモリの書き込み動作時において、ドレイン側選択ゲート線ＤＳＧをＶ_CCレベルに設定し、セルフブーストを用いて多値並列書き込みを行う。 - 特許庁 - A control part 5 turns on/off the first transistors 11 and 12 and second transistors 21 and 22 exclusively to write to the EEPROM 2 or serial flash memory 3 exclusively.
制御部５は、第１トランジスタ１１、１２及び第２トランジスタ２１、２２を排他的にオン／オフさせ、ＥＥＰＲＯＭ２又はシリアルフラッシュメモリ３に排他的に書き込む。 - 特許庁 - In a NAND-type flash memory, a row decoder selects a first block and a second block out of a plurality of blocks according to an address signal and simultaneous selection signal.
ＮＡＮＤ型フラッシュメモリのロウデコーダは、アドレス信号および同時選択信号に応じて、複数のブロックのうち第１のブロックと第２のブロックとを選択する。 - 特許庁 - To prevent by means of hardware the content of a flash memory such as programs and instrument parameters from being damaged by runaway of a CPU.
プログラムや装置パラメータを格納したフラッシュメモリ等の内容がＣＰＵの暴走によって破壊されるのをハードウェア的に防止することのできる計測装置を提供すること。 - 特許庁 - To control a controlled system normally by providing an application program and its presence/absence decision logic in a flash ROM(rewritable nonvolatile memory) and executing the application program, only when the program is written.
フラッシュＲＯＭ（書換可能な不揮発性メモリ）内にアプリケーションプログラム及びその有無判定ロジックを持ち、そのプログラムが書込まれているときのみ実行すること。 - 特許庁 - To provide a method of manufacturing a flash memory cell which improves product yield and has the effect of cost reduction by reducing masking processes and which has excellent element characteristics.
マスク工程を減少させて製品の収率向上及びコスト節減効果を有しかつ素子特性に優れたフラッシュメモリセルの製造方法を提供すること。 - 特許庁 - Electrocardiographic information acquired as a result of a measurement and contact state information on the basis of a discrimination result are correlated and stored in a flash memory (steps S16 and S18).
そして、測定処理の結果得られた心電波形情報と、判別結果に基づく接触状態情報とを関連付けてフラッシュメモリに記憶する（ステップＳ１６，Ｓ１８）。 - 特許庁 - The first microcomputer has a first nonvolatile memory comprising a program ROM that stores the programs of the first microcomputer and a flash RAM.
また、前記第１マイクロコンピュータには、前記第１マイクロコンピュータのプログラムが記憶されているプログラムＲＯＭとフラッシュＲＡＭとからなる第１不揮発性メモリが備えられている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
