「Flash memory」を含む例文一覧(4423)

<前へ 1 2 .... 53 54 55 56 57 58 59 60 61 .... 88 89 次へ>
  • To provide a flash memory device in which a bank selection circuit does not have to be changed even though the position of a boot area is changed after design is completed.
    設計が完了した以後にブート領域の位置が変更されても、バンク選択回路を変更しなくてもよいフラッシュメモリ装置を提供する。 - 特許庁
  • To suppress a peak current and a supply-voltage drop in QPW operation in a NAND-type multivalued flash memory capable of the QPW operation.
    QPW動作が可能なNAND型の多値フラッシュメモリにおいて、QPW動作の際のピーク電流と電源電圧降下とを抑制できるようにする。 - 特許庁
  • To provide an image processing apparatus, an image forming device, and an image data storing method which can increase the life of a flash memory for storing image data.
    画像データを記憶するフラッシュメモリの寿命の延伸が可能な画像処理装置および画像形成装置ならびに画像データ記憶方法を提供する。 - 特許庁
  • The CPU chip 301 and the flash memory 302 are connected through a transmission line 620 including through-holes 621, 622 formed in the laminated substrate 101.
    CPUチップ301とフラッシュメモリ302とは、積層基板101に形成されたスルーホール621,622を含む伝送線路620により接続される。 - 特許庁
  • When the flash memory is accessed, the logical addresses assigned to the respective logical zones are converted into physical addresses in the physical zones assigned to the logical zones.
    フラッシュメモリにアクセスするときは、各論理ゾーンに割り振られた論理アドレスを、その論理ゾーンに割り当てられている物理ゾーン内の物理アドレスに変換する。 - 特許庁
  • In the NAND type flash memory 130, besides the data for users, an ECC_A that is a first code for error correction corresponding to the data for users is stored.
    NAND型フラッシュメモリ130には、ユーザ用データ以外に、ユーザ用データに対応した第1次のエラー訂正用符号であるECC_Aとが格納される。 - 特許庁
  • To provide a method of manufacturing a flash memory device in which the transistor characteristics in a circumferential region is prevented by using a nitride film.
    フラッシュメモリ素子の製造方法に関するものであり、窒化膜を用いて周辺領域のトランジスタの特性の低下を防止する方法を提供する。 - 特許庁
  • To provide laundry apparatus which effectively uses a flash memory area, improves reliability of backup data, such as a user's operation setting contents, and has an inexpensive circuit structure.
    フラッシュメモリ領域を有効に使用し、ユーザーの運転設定内容等のバックアップデータの信頼性を高め、かつ、安価な回路構成なランドリー機器を提供する。 - 特許庁
  • From the JPEG compression equipment 13, image information after compression CDAT are output, and are input into an information medium 14 such as a flash memory card.
    JPEG圧縮装置13からは圧縮後画像情報CDATが出力され、フラッシュメモリカード等の情報メディア14に入力される。 - 特許庁
  • One of these memory cell units is selected as erase unit and flash erase of data in erase unit or data write in page unit is effected.
    これらのメモリセルユニットの一つを選択して消去単位として、消去単位でのデータの一括消去と、ページ単位のデータ書き込みが行われる。 - 特許庁
  • A flash memory 114 of a mobile apparatus MS stores a telephone directory TBL1, a table for storing access destinations TBL1, and a table for storing link destinations TBL2.
    移動機MSのフラッシュメモリ114には、電話帳TBL1と、アクセス先格納テーブルTBL1と、リンク先格納テーブルTBL2が記憶されている。 - 特許庁
  • To provide a semiconductor storage apparatus which ensures reliability of a flash memory without reducing processing speed of a processor.
    本発明の実施形態によれば、プロセッサの処理速度を低下させることなく、フラッシュメモリの信頼性を維持する半導体記憶装置を提供することができる。 - 特許庁
  • To provide a method of increasing the effective overlapping amount when forming a contact between a bit line and local wiring in a flash memory device.
    フラッシュメモリデバイスにおけるビット線とローカル配線との間の接点を形成する際に、有効な重ね合わせ割当量を増加させる方法を提供する。 - 特許庁
  • To obtain a non-volatile semiconductor memory on which the threshold voltage Vth of a cell can be controlled easily and a highly reliable flash cell is provided.
    セルのしきい値電圧Vthの制御を容易にし、高信頼性のフラッシュ・セルを有する不揮発性半導体記憶装置を提供すること。 - 特許庁
  • After the end of writing, data compressed by an encoder/decoder 142 are written in a flash memory 143, and an imaging signal is displayed (second recording mode).
    書込み終了後に、エンコーダ/デコーダ142により圧縮されたデータをフラッシュメモリ143に書込むと共に、撮像信号を表示する(第2の記録モード)。 - 特許庁
  • The HDD 1 generates a segment table to associate the address of a flash memory 25 of a user data with an LBA of a magnetic disk 11.
    本発明の一形態において、HDD1は、ユーザ・データのフラッシュ・メモリ25のアドレスと磁気ディスク11のLBAとを対応づけるセグメント・テーブルを作成する。 - 特許庁
  • To suppress a decrease in life of a storage device in the environment where a storage device having a flash memory is used as a cache device and a virtual machine operates.
    フラッシュメモリを有する記憶装置をキャッシュデバイスとして用い、仮想マシンが動作する環境において、記憶装置の寿命を減らすことを抑制すること。 - 特許庁
  • When the reception of the two kinds of image data is completed, the two kinds of image data are associated with a predetermined file format and recorded in a flash memory 48.
    2つの画像データともに受信が完了したら、その2つの画像データを所定のファイルフォーマットにて関連つけてフラッシュメモリ48に記録する。 - 特許庁
  • When the reliability determination value which is sequentially updated becomes a prescribed threshold or less, data are read out from the flash memory and the read data are written (S230).
    順次更新される信頼性判定値が規定閾値以下となった場合、フラッシュメモリからデータを読み出し、その読み出したデータを書込み処理する(S230)。 - 特許庁
  • The CPU 30 controls a light emitting part 40 to execute the light emission display of the prescribed pattern based on data read from a flash memory 31.
    この制御動作と並行して、CPU30は、フラッシュメモリ31から読み出したデータに基づいた所定のパターンの発光表示を発光部40に行なわせる。 - 特許庁
  • The background 620 is displayed in red when they are not recorded in the flash memory and the backgrounds 610 and 630 are displayed in blue when they are recorded.
    フラッシュメモリに記録されていない場合には背景620を赤で表示し、記録されている場合には、背景610、630を青で表示する。 - 特許庁
  • When there is no error in transfer by the check sum, the data of the transferred blocks are erased from the flash memory 25 and a free capacity is secured.
    チェックサムにより転送に誤りがなかった場合には、転送されたブロックのデータがフラッシュメモリ25から消去され、空き容量が確保される。 - 特許庁
  • To provide a manufacturing method of a NAND flash memory device which reduces an electrical interference effect between cells by reducing the area of a floating gate.
    フローティングゲートの面積を減少させてセル間の電気的干渉効果を減少させるためのNANDフラッシュメモリ素子の製造方法を提供すること。 - 特許庁
  • The integrated circuit may also include logic to multiplex flash memory device interface signals and parallel bus interface signals on the parallel bus interface.
    集積回路は、また、パラレルバスインターフェース上において、複数のフラッシュメモリデバイスインターフェース信号および複数のパラレルバスインターフェース信号を多重化するロジックを備える。 - 特許庁
  • To provide a manufacturing method of a flash memory element which can improve current inductive capability, without causing drop in the junction breakdown voltage (JBV).
    ジャンクジョンブレークダウン電圧(JBV)の低下なしで電流誘導能力を向上させることが可能なフラッシュメモリ素子の製造方法を提供する。 - 特許庁
  • To enabling it to increase read-out speed of input/output data on a flash memory provided with a redundancy function.
    本発明は、リダンダンシー機能を備えるフラッシュメモリにおいて、入出力データの読み出しを高速化できるようにすることを最も主要な特徴としている。 - 特許庁
  • The control unit 2 discriminates whether the fixed period has passed from the date and time shown in the present date and time information recorded in the flash memory ROM 13 or not.
    そして、制御部2は、フラッシュROM13に記録されている現在日時情報が示す現在日時から一定期間が経過したかどうか判定する。 - 特許庁
  • To provide a semiconductor device capable of evaluating and pre- producing without developing a microprocessor with a built-in flash memory and capable of modifying a program in an early stage of mass production.
    フラッシュ内蔵マイコンを開発せずに評価・試作や量産初期段階でのプログラム変更を可能とする半導体装置を提供する。 - 特許庁
  • By this, only the boot 201 corresponding to the storage connected to the interface is automatically updated in a state stored in the flash memory 104.
    それにより、インターフェースに接続される記憶装置に対応したブート201のみがフラッシュメモリ104に格納された状態に自動的に更新される。 - 特許庁
  • To embed a polysilicon in a floating-gate-forming region between STI (shallow trench isolation) films without generating voids when forming the floating-gate of a flash memory.
    フラッシュメモリのフローティングゲートを形成する際に、STI膜間のフローティングゲート形成領域に、ボイドを発生させることなくポリシリコンを埋め込む。 - 特許庁
  • Management information, such as user data YD or card information CIS, and mode information MD is written in a user area of each physical block of the flash memory.
    フラッシュメモリの各物理ブロックのユーザ領域には、ユーザデータYD或いはカード情報CIS,モード情報MD等の管理情報が書き込まれる。 - 特許庁
  • When a value indicative of an evaluation result is greater than a predetermined value, the control part 150 then copies these still image data into a flash memory 170 and stores them.
    そして、制御部150は、その評価結果を示す値が所定値より大きい場合、その静止画像データをフラッシュメモリ170に複写して保存する。 - 特許庁
  • This nonvolatile semiconductor device is provided with a decoding means 130 in a block address decoding circuit of a row decoder of a NAND type flash memory device.
    本発明の不揮発性半導体記憶装置は、NAND型フラッシュメモリ装置のロウデコーダにおけるブロックアドレスデコード回路にデコード手段130を設ける。 - 特許庁
  • To provide a data storing method and a data reading method effective when an NAND flash memory is used as the image data-storing means of a game machine.
    NAND型フラッシュメモリを遊技機の画像データ記憶手段として用いる場合に、有効なデータ記憶方法およびデータ読み出し方法を提供すること。 - 特許庁
  • To provide a microcomputer carrying out rewriting control of a built-in flash memory 5 directly from a debugging tool 2 to enhance efficiency in debugging operation.
    デバッグツール2から直接に内蔵フラッシュメモリ5の書き換え制御を行うことができ、デバッグの作業効率を高くすることが可能なマイクロコンピュータを得る。 - 特許庁
  • To provide a new flash memory, a new programming method and a sensing scheme thereof, for reducing power consumption and leak current, with a simple process.
    低消費電力、低減されたリーク問題、および単純なプロセスを伴った新規なフラッシュメモリ、新規なプログラミング方法、およびそのセンシングスキームを提供する。 - 特許庁
  • During connection to the Internet, the control part reads a predetermined program from the flash memory for file storage to transfer the program to the RAM (12) and performs processing.
    インターネット接続時には、制御部は、ファイルストレージ用フラッシュメモリから所定のプログラムを読出してRAM(12)へ転送して処理を実行する。 - 特許庁
  • To provide an electronic apparatus including a flash memory capable of preventing all past updated programs from being invalidated, by performing operation by an updating program just before the present one.
    1つ前の更新プログラムで動作を可能とすることで、これまでの更新の全てを無効にすることのないフラッシュメモリを備えた電子機器を提供する。 - 特許庁
  • A floating gate of the flash memory and a lower electrode 13b of the high-breakdown-voltage capacitor are formed of a silicon film 13 formed on a semiconductor substrate 10.
    半導体基板10上に形成されたシリコン膜13により、フラッシュメモリのフローティングゲートと高耐圧キャパシタの下部電極13bとを形成する。 - 特許庁
  • When a table area (a control information storage area) of the flash memory has been already erased at the stop of the erasure, the whole table area is erased.
    イレースを停止した時点で、フラッシュメモリが有するテーブル域(制御情報記憶域)の途中までイレースが進んでいる場合には、テーブル域の全域を消去する。 - 特許庁
  • The card has an antenna 2 realizing the radio communication function, a radio communication controller 3, a flash memory 4, a cipher processing IC 7, and a multi-I/O controller 5.
    当該カードは、無線通信機能を実現するアンテナ2、無線通信コントローラ3、フラッシュメモリ4、暗号処理用IC7及びマルチI/Oコントローラ5を有する。 - 特許庁
  • To provide a method of fabricating a flash memory element which allows reserving an effective thickness of a dielectric film to be formed over the floating gate electrode.
    フローティングゲート電極の上部に形成される誘電体膜の有効厚さを確保可能にするフラッシュメモリ素子の製造方法を提供する。 - 特許庁
  • A name and its password for identifying each of a plurality of accessors are stored as certification information in a flash memory 106 in a one-chip microcomputer 500.
    ワンチップマイコン500内のフラッシュメモリ106には、複数のアクセス者の各々を特定する名称とそのパスワードが認証情報として記憶される。 - 特許庁
  • To reduce the burden of the creation of an address conversion table when forming virtual blocks using a multi-chip flash memory and executing parallel processing.
    複数チップのフラッシュメモリを用いて仮想ブロックを形成して、並列処理を実行する場合に、アドレス変換テーブルの作成処理に掛かる負担が軽減する。 - 特許庁
  • Further, the user is provided with the expensive flash memory card 3, uses the digital camera to carry out photographing, and can possess the inexpensive digital image card 4 as a storage medium.
    また、高価なフラッシュメモリカード3を1枚用意して、デジタルカメラで撮影を行い、保存用メディアとして安価なデジタル画像カード4を所持するようにできる。 - 特許庁
  • When an angular velocity sensor does not detect camera shake, a CPU applies voltage corresponding to the focal length of the photographic lens to the VCM with reference to the flash memory.
    角速度センサが手振れを検出しない場合、CPUは、フラッシュメモリを参照して撮影レンズの焦点距離に対応した電圧をVCMに印加する。 - 特許庁
  • Thus, when the flash memory operates, the leakage current flowing between the drain line/source line in the junction element separating region can be suppressed.
    これにより、フラッシュメモリの動作時に、上記接合素子分離領域においてドレイン線/ソース線間にリーク電流が流れてしまうのを抑制することができる。 - 特許庁
  • The registration processing section associates the face which the face recognizing section recognizes with a photographing condition of flash light emission corresponding to the state of the face to register them in a memory.
    登録処理部は、顔認識部が認識した顔とその顔の状態に応じた閃光発光の撮影条件とを関連付けてメモリに登録する。 - 特許庁
  • Then digital image data to which the selected data are imbedded in a step S109 are stored in a flash memory 306 and the photographing operation is finished in a step S110.
    その後、ステップS109にて、データが埋め込まれたディジタル像データをフラッシュメモリ306に格納して、ステップS110で撮影動作を終了する。 - 特許庁
  • The ROM code reads the parameter from a region designated by the specific physical address of the NAND flash memory 30, and transfers it to an SRAM 16.
    ROMコードは、NANDフラッシュメモリ30の特定の物理アドレスで指定された領域からパラメータを読み出し、SRAM16に転送する。 - 特許庁
<前へ 1 2 .... 53 54 55 56 57 58 59 60 61 .... 88 89 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.