「memory block」を含む例文一覧(2320)
＜前へ 1 2 .... 31 32 33 34 35 36 37 38 39 .... 46 47 次へ＞- A correlation between the logic address and the physical address is determined to correlate ascending-sequentially the logic address with an ascending-sequence of the physical address, while skipping the physical address of a defective block in a memory.
論理アドレスを昇順に、メモリの欠陥ブロックの物理アドレスをスキップさせながら、物理アドレスの昇順に対応づけるように、論理アドレスと物理アドレスとの相関関係を定める。 - 特許庁 - When data equivalent to the prescribed logic block addresses can not be written due to the increase in defective physical blocks in the service life detecting process, it is judged that the service life of the nonvolatile memory has been detected.
この処理で、不良物理ブロックの増加によって、所定の論理ブロックアドレス分のデータを書き込むことが出来ない場合を不揮発性記憶装置の寿命として検出する。 - 特許庁 - Thereby, Each block performs write-in of data for a selected memory cell by the data write-in current from the current supply part connected to the independent power source voltage and the ground voltage.
これにより、各ブロックは独立した電源電圧および接地電圧と接続される電流供給部からのデータ書込電流により選択メモリセルへのデータ書込を実行する。 - 特許庁 - A compression/expansion section outputs sequentially and repetitively 8-bit luminance data Y by two blocks and color difference data Cb, Cr in 8-bit by one block (A), to a buffer memory section.
圧縮／伸長部より２ブロック分の８ビットの輝度データＹ、１ブロック分の８ビットの色差データＣｂ，Ｃｒをこの順に繰り返し出力させ（図３Ａ）、バッファメモリ部に供給する。 - 特許庁 - A multi-frame synchronization searching part 234 searches a multi-frame synchronization part among SACCH data block stored in a memory 232 when an error is detected in a CRC part 224 for FACCH.
マルチフレーム同期探索部２３４は、ＦＡＣＣＨ用ＣＲＣ部２２４で誤りが検出されると、メモリ２３２に格納されたＳＡＣＣＨデータブロックの中からマルチフレーム同期部を探索する。 - 特許庁 - The updating routine 43b updates a part of the monitoring data group D3 which is stored in one memory block and includes the oldest data by the substitution of the oldest data by the latest data.
更新ルーチン４３ｂは、１つの記憶ブロックに記憶され且つ最古データを含んでいる監視データ群Ｄ３の一部分を最古データと最新データとの置換により更新する。 - 特許庁 - The image processing section image data of the front image and the back image are entered on the basis of the processing block unit, and uses the internal work memory to carry out composite processing in the unit of processing blocks.
画像処理部は、処理ブロック単位に基づいて前画面及び後画面の画像データを入力し、内部作業用メモリを用いて処理ブロック単位毎に合成処理を行う。 - 特許庁 - The microcomputer 13 has a reading means adapted to read the block melodies out of the music information memory part 24 in the ongoing order of melodies each time any of the switches 9a, 9b, 9c and 9d is operated.
また、マイクロコンピュータ１３は、いずれかのスイッチ９ａ，９ｂ，９ｃ，９ｄが操作される毎に、前記曲情報記憶部２４から各ブロックメロディーを曲の進行順に読み出す読出手段を有する。 - 特許庁 - To realize image compression different from a conventional manner for reducing calculation quantity or memory capacity necessary for encoding, and preventing any block noise or mosquito noise or the like from being generated.
エンコードに必要な計算量やメモリ容量が少なくて済むと同時にブロックノイズやモスキートノイズ等を発生することのない、従来とは異なる画像圧縮を実現すること。 - 特許庁 - The capacity of a line memory used for interpolation processing and block conversion processing inside an image processing device is set corresponding to the lines of the small frames, so that the amount of the memories used can be restrained from increasing.
画像処理装置内の補間処理やブロック変換処理に用いるラインメモリの容量が小フレームのラインに対応したものとなり、メモリの使用量を抑えることできる。 - 特許庁 - Input data and an expected value are generated by a microprocessor 103 based on an inspection program stored in an instruction memory 102, and the input data are outputted to a function block A108.
命令メモリ１０２に格納された検査用プログラムに基づいて、マイクロプロセッサ１０３で入力データと期待値を生成し、この入力データを機能ブロックＡ１０８に出力する。 - 特許庁 - Processing in the local memory 16, such as address management and destruction of cache block copies 32, is performed by reference to an address translation table 34, a bank reference table 38 and a generation number table 39.
ローカルメモリ１６内でのアドレス管理、キャッシュブロックのコピー３２の破棄時の処理等はアドレス変換テーブル３４、バンク間参照テーブル３８、世代番号テーブル３９を参照して行う。 - 特許庁 - To provide a nonvolatile storage device that uses a high-capacity flash memory having many physical blocks and can execute retrieval of an empty block in a short time.
物理ブロックの数が多い大容量のフラッシュメモリを用いた不揮発性記憶装置において、空きブロックの検索を短時間で実行可能な不揮発性記憶装置を提供する。 - 特許庁 - Each latch operates based on an internal clock when it receives and sends data to/from an internal memory block, and operates based on a clock whose phase is aligned to an external clock when it receives and sends data to/from the outside.
各ラッチは内部のメモリブロックとデータ授受を行うときは内部クロックをもとに動作し、外部とデータを授受するときは外部クロックと位相のそろったクロックで動作する。 - 特許庁 - The microcomputer 40 reads the selected information from the memory 30 when an operation instruction switch 10 is pressed, so that a specified fluorescent filter block is arranged on the optical path based on the selected information.
操作指令スイッチ１０が押されたとき、マイクロコンピュータ４０はメモリ３０から選択情報を読み出し、この選択情報に基いて所定の蛍光フィルタブロックを光路上へ配置する。 - 特許庁 - The priority modification block triggers modification of priority at the occurrence of events such as receiving of interrupt by the processing element, or time-put or the like of memory request issued by the processing element.
優先度修正ブロックは処理要素によるインタラプトの受取り又は処理要素によって提出されたメモリ要求のタイムアウト等のイベントの発生によって優先度の修正をトリガする。 - 特許庁 - A code column formation part 107 outputs the identification information stored in the buffer memory 108 with the encoded data acquired by the encoding part 106 as the encoded data of the block under consideration.
符号列形成部１０７は、バッファメモリ１０８に格納された識別情報と、符号化部１０６より得られた符号化データとを、着目ブロックの符号化データとして出力する。 - 特許庁 - Since the connection between the register 6 and the shift register 7 is selected so that a time series sequence of the input data Din is replaced, block interleaving can be conducted without using a memory.
レジスタ６とシフトレジスタ７の接続は、入力データＤ_inの時系列順が入れ替えられるように設定されているので、メモリを用いずにブロックインターリーブを行うことができる。 - 特許庁 - After that, the main power source lines and the sub-power source lines are made cut-off for row decoders for memory blocks of non-selection by a block selection signal BS outputted by decoding operation.
その後、デコード動作により出力されるブロック選択信号ＢＳにより、非選択のメモリブロックに対するロウデコーダＲＤに対しては、メイン電源線とサブ電源線とをカットオフさせる。 - 特許庁 - Thus, a comprehensive settlement for unit of group can be performed based on the information on the inputted number of passing personnel and block distance information on boarding stations inputted in the mobile memory before ticket examination.
これにより、入力された通過人数の情報と、改札前にモバイルメモリに入力した乗降駅の区間情報とに基づき、グループ単位の包括的な決済が可能となる。 - 特許庁 - Each of this CG drivers 300-0 to 300-7 sets the potential of first and second control gates of the memory cell arranged at one block being different each other in the large blocks 0-7.
このＣＧドライバ３００−０〜３００−７の各々は、ラージブロック０〜７の中の互いに異なる一つに配置されたメモリセルの第１，第２のコントロールゲートの電位を設定する。 - 特許庁 - A memory system creates an order rule including a sequence order in which identifiers "0" to "7" of a free block list respectively corresponding to planes P0 to P7 capable of being written in parallel lines are arranged in a prescribed order.
並列書き込み可能なプレーンＰ０〜Ｐ７にそれぞれ対応するフリーブロックリストの識別子「０」〜「７」を所定の順序に並べた順序列を含む順序規則を作成する。 - 特許庁 - Thus, the plurality of storage areas 126-1 to 126-N in the semiconductor memory obtain a correlation value (difference absolute sum) with respect to each of a plurality of candidate blocks corresponding to the reference block.
これにより、半導体メモリの複数の記憶領域１２６_-1〜１２６_-Nに、参照ブロックに対応した複数の候補ブロックの夫々に対する相関値（差分絶対値和）を得る。 - 特許庁 - The plurality of memory macros hold each of the plurality of word lines at a negative voltage obtained based on the first negative voltage outputted from the main power supply circuit block during nonselection.
複数のメモリマクロは、複数のワード線のそれぞれを、非選択時には主電源回路ブロックから出力された第１の負電圧に基づいて得られた負電圧に保持する。 - 特許庁 - To provide a control apparatus capable of storing encoded data only by at least a reading target image data storing memory area in the case of encoding image data in block unit.
ブロック単位で画像データを符号化するに際し、少なくとも読み込み対象画像データの格納メモリ領域だけで符号化データを格納することが可能な制御装置を提供する。 - 特許庁 - To provide a disk array device with a cache memory capable of realizing high performance and high reliability by making data resorable unless two abnormality occurrence addresses occur in the same block address.
同一のブロックアドレスに異常発生アドレスが２個発生しない限りデータ修復を可能とし、高性能及び高信頼性を実現可能なキャッシュメモリ付きディスクアレイ装置を提供する。 - 特許庁 - A memory stores in advance a threshold value (22) and a wipe pattern (17) having a block (21) corresponding one to one to DCT blocks (24), (25) of the 1st and 2nd compensation images (18), (19).
第１および第２の圧縮画像（１８）（１９）のＤＣＴブロック（２４）（２５）と一対一に対応するブロック（２１）を有するワイプパターン（１７）と閾値（２２）とを予めメモリに記憶しておく。 - 特許庁 - Further, each cache line comprises a tag indicating that a particular block of a main memory is currently stored in the cache line, and a valid bit indicating whether the stored data is valid.
さらに、各キャッシュラインは、主メモリの特定のブロックがキャッシュラインに現在格納されていることを示すタグと、格納されているデータが有効か否かを示す有効ビットとを含む。 - 特許庁 - When file recording is instructed, the ENC part of an ENC/DEC interface 130 writes main data sent from a camera block 131 through an encoder 132 to a memory 120.
ファイル記録が指示されると、ＥＮＣ／ＤＥＣインターフェイス１３０のＥＮＣ部がメモリ１２０に対し、カメラブロック１３１からエンコーダ１３２を通って送られてきたメインデータを書き込む。 - 特許庁 - In an area where only the small number of rewrites is required, priority is given to maximization of use efficiency of a memory cell without defining the area as a processing object as the specific block.
書き換え回数が少なくてよい領域では上記特定ブロックとしての処理対象としないことによりメモリセルの使用効率を最大化することを優先させることができる。 - 特許庁 - A first image processing block 16 performs various kinds of image processing when receiving image data from a reader 1, and sends the image data to a memory 4 once by an instruction of a CPU 3.
第１の画像処理ブロック１６は、読取り装置１から画像データを受け取ると各種画像処理を行って、ＣＰＵ３の指示により一旦メモリ４に画像データを送出する。 - 特許庁 - A data block 23 received through a communication control section 12 is managed on a management table 24 in a RAM memory by a received data control section 21 and an analysis data control section 22 in a spool section 14.
通信制御部１２を通して受信したデータブロック２３をスプール部１４内の受信データ制御部２１と解析データ制御部２２でＲＡＭメモリの管理テーブル２４上に管理する。 - 特許庁 - A controller 43 divides printing image data stored in an image data storing portion 41 by preset fixed block size to be stored in a transmitting memory 44.
制御部４３は、画像データ格納部４１に格納されている印刷画像データを予め設定された一定量のブロックサイズ単位で分割して送信用メモリ４４に格納する。 - 特許庁 - To provide a memory cell structure simultaneously improving both the high electric-field leakage current characteristics and the low electric-field leakage current characteristics of a block insulating film and having excellent writing/erasing and retention characteristics.
ブロック絶縁膜の高電界リーク電流特性と低電界リーク電流特性の双方を同時に改善し、書き込み・消去及びリテンション特性の優れたメモリセル構造を提供する。 - 特許庁 - A memory 130 is connected to the plural data channels and stores the data group as a data block, each including at least one data group and these data blocks are successively sent out.
メモリ（１３０）が複数のデータ・チャネルに結合され、各々少なくとも１つのデータ・グループを含むデータ・ブロックとしてデータ・グループを格納し、これらデータ・ブロックを順次出力する。 - 特許庁 - A boundary correction unit 4B adds gap data corresponding to a gap size δ to data in a buffer memory 4A so that the boundary of the track 5 and boundary of the block 6 inside the storage device 2 match.
バウンダリ補正部４Ｂは、トラック５の境界と記憶デバイス２内のブロック６の境界とが一致するように、ギャップサイズδに対応するギャップデータをバッファメモリ４Ａ上のデータに付加する。 - 特許庁 - On the other hand, when performing scanner image processing outside of the system control unit, input image data is stored dot-sequentially in a memory because of the image data from a scanner image processing block.
一方、システム制御部の外部でスキャナ画像処理を行う場合、入力される画像データは、スキャナ画像処理ブロックからの画像データであるため、点順次でメモリに格納される。 - 特許庁 - An adjacent pixel setting section 81 uses the filter coefficient set by the low-pass filter setting section 93 to perform filter processing to an adjacent pixel value of a target block from a frame memory 72.
隣接画素設定部８１は、ローパスフィルタ設定部９３により設定されたフィルタ係数を用いて、フレームメモリ７２からの対象ブロックの隣接画素値に対して、フィルタ処理を施す。 - 特許庁 - The memory management part 21 performs erasure processing of the storage block wherein the update end bit is set to be the data '0', and sets the erasure bit to be data '0' after an end of the erasure processing.
またメモリ管理部２１は、更新終了ビットがデータ’０’に設定された記憶ブロックの消去処理を行い、消去処理の終了後に消去ビットをデータ’０’に設定する。 - 特許庁 - The input unit 24 includes information about compression in the header data 41, and writes the information in the memory 21 when a run-length encoded variable-length data block 35 is shorter than a fixed length.
入力ユニット２４は、ランレングス符号化した可変長データブロック３５が固定長よりも短いときは、ヘッダデータ４１に圧縮に関する情報を含めてメモリ２１に書き込む。 - 特許庁 - Each cache line comprises a tag which indicates that a specified block of a main memory 130 is currently stored in the cache line and comprises an effective bit which indicates whether stored data is effective.
さらに、各キャッシュラインは、主メモリ１３０の特定のブロックがキャッシュラインに現在格納されていることを示すタグと、格納されているデータが有効か否かを示す有効ビットとを含む。 - 特許庁 - Digital data inputted from an input device 2 are temporarily kept in a frame memory 3 and processed in an image processing block 4 on the basis of an image processing parameter set from a control part 12.
入力装置２から入力したデジタルデータを、フレームメモリ３に一時保管し、制御部１２から設定された画像処理パラメータに基づいて画像処理ブロック４で処理する。 - 特許庁 - To reply data RD2 outputted from a cache memory upon a cache hit, in the case that the additional information stored when performing block load indicates that "the error is present", the additional information is added.
キャッシュヒットのときにキャッシュメモリから出力されるリプライデータＲＤ２に対して、ブロックロード時に記憶しておいた付加情報が「エラーがある」を示す場合に上記付加情報を付加する。 - 特許庁 - Conditions for selecting the title to be registered in the play list in a plurality of titles stored as recording reservation data of broadcast programs are set to the memory of a microcomputer block 17.
マイクロコンピュータブロック１７のメモリに、放送番組の記録予約データとして記憶された複数のタイトルのうち、プレイリストに登録するタイトルを選択するための条件を設定する。 - 特許庁 - The predetermined number of times of output corresponds to the number of times of output of an ECC access request needed for access to a semiconductor memory 22 in relation with data of one ECC block or an integral multiple thereof.
所定の出力回数は、１個のＥＣＣブロック又はその整数倍のデータに関係して半導体メモリ２２のアクセスに必要なＥＣＣアクセスリクエストの出力回数に対応する。 - 特許庁 - A controller 14 calculates an address used to read a prediction macro block from a frame memory 5 for each motion compensation prediction mode and reference memories 8-1-8-n store the address in advance.
動き補償予測モード毎の、予測マクロブロックをフレームメモリ５から読み出すためのアドレスが、コントローラ１４で計算され、参照メモリ８−１乃至８−ｎに予め記憶される。 - 特許庁 - When three word lines are simultaneously activated from one cell array block, a redundancy cell to replace a defective memory cell connected to one of the three word lines is selected.
一つのセルアレイブロックから三つのワードラインを共に活性化させる場合、前記三つのワードラインのいずれか一つに結合された不良メモリセルを代替するリダンダンシーセルを選択する。 - 特許庁 - When reading the JPEG decompressed data written in the frame memory 5, they are read from the upper side unit block and the data are compressed by the JPEG decompression/compression section 12 again.
その後、フレームメモリ５で書き込まれたＪＰＥＧ伸張データを読み出す際に、上側の単位ブロックから読み出すようにして、ＪＰＥＧ伸張／圧縮部１２で再圧縮する。 - 特許庁 - On the other hand, the release of the allocation of the storage blocks is performed by allocating the allocation states on the disk to the block and changing at least a piece of data structure in the main memory.
一方、記憶ブロックの割当て解除は、そのブロックに対してディスク上の割当て状況を割当て、主メモリ内の少なくとも１つのデータ構造を変更することにより行われる。 - 特許庁 - The fixed position tag blocks 40a to 40d respectively include a ferrite coil for receiving the ID number of the traveling block 11 and a recording memory for recording the ID number received by the ferrite coil.
固定位置タグブロック４０ａ〜４０ｄは移動体ブロック１１のＩＤ番号を受信するフェライトコイルと、フェライトコイルが受信したＩＤ番号を記録する記録メモリとを含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
