「memory block」を含む例文一覧(2320)
＜前へ 1 2 .... 35 36 37 38 39 40 41 42 43 .... 46 47 次へ＞- A multi-functioned machine 101 is provided with an MPU 110 for controlling to transfer the inputted image data into the storage unit 123B of an option board 104 for building a network after storing the data for each block in an image memory 114.
複合機１０１は入力された画像データをブロック毎に画像メモリ１１４に蓄積後、ネットワーク構築用のオプションボード１０４の記憶部１２３Ｂに転送制御するＭＰＵ１１０を備える。 - 特許庁 - In a data processing apparatus, multi-valued data of 8 bits is stored into a memory 50 by 4 pieces per one word, then multi-valued data of 4 by 4=16 pieces is taken on a single processing unit (a processing block) of a bit plane coding.
メモリ５０には、８ビットの多値データが１ワードにつき４個ずつ格納されており、４×４＝１６個の多値データでビットプレーン符号化のひとつの処理単位（処理ブロック）をなしているとする。 - 特許庁 - Since the controller diagnoses, in this way, the status of the erased block before the data is actually written into it, there is no possibility for the controller to write error data, which heightens the quality of data written into the memory.
このように、実際にデータを書き込む前に消去済みブロックの状態を診断しているので、誤ったデータが書き込まれるおそれが無くなり、データの書き込み品質を向上させることができる。 - 特許庁 - A part which has high correlation to an input block 13 is extracted from the image 14-1, which is present in a decoded image memory 8 and has been decoded last to obtain a reference image candidate area 15-1.
入力ブロック１３と相関性の高い部分を復号画像メモリ８内に存在する最後に復号化された画像１４−１から抽出して参照画像候補領域１５−１とする。 - 特許庁 - To decrease an area occupied by a control block or the like repeatedly used by efficiently arranging a structure of a cell array of a nonvolatile ferroelectric memory device and a core related circuit.
不揮発性強誘電体メモリのセルアレイ及びコア関連回路の構造を効率的に配置し、反復的に用いられるコントロールブロック等により占められる面積を縮小させることにある。 - 特許庁 - When a CPU 100 reads picture data from a buffer block in which any data are never written, a memory controller 12 returns preliminarily stored initial data without reading any picture data from a picture buffer 140.
ＣＰＵ１００が、一度も書き込まれていないバッファブロックから画像データを読み出す場合には、メモリコントローラ１２は画像バッファ１４０からは画像データを読み出さずに、予め記憶した初期データを返す。 - 特許庁 - To provide a block transfer instruction execution device for transferring data in a short processing time by suppressing consumption of an instruction storage memory, and for transferring data subjected to arithmetic processing.
命令格納メモリの容量消費を抑え、処理時間の短い転送を実現すると共に、演算処理を行ったデータを転送することができるブロック転送命令実行装置を提供する。 - 特許庁 - A cash processing section 36 manages data on a cash memory in page units including a plurality of block data that become access units of a host, and processes input/output requests to a storage device 22 of the host.
キャッシュ処理部３６は、キャッシュメモリ上のデータをホストのアクセス単位となるブロックデータを複数含むページ単位で管理してホストの記憶デバイス２２に対する入出力要求を処理する。 - 特許庁 - In a metadata DB 212-2 composed of security level 2, metadata 21 are divided to an index table 311 and a data block 312, which are expanded to a secure memory 301 and a secure hard disk 303, respectively.
セキュリティレベル２で構成されるメタデータＤＢ２１２−２場合、メタデータ２１は、インデックステーブル３１１と、データブロック３１２に分けられ、それぞれ、セキュアメモリ３０１およびセキュアハードディスク３０３に展開される。 - 特許庁 - Each of the decoding processors 2(0) to 2(N-1) performs decoding processing on the macro block unit basis, supplies resultant pixel data to a frame memory 5 and restores original image data for one screen before data compression.
復号処理プロセッサ２（０）〜２（Ｎ−１）のそれぞれは、マクロブロック単位に復号処理を行い、得られた画素データをフレームメモリ５に供給し、データ圧縮前の元の１画面分の画像データを復元する。 - 特許庁 - An instruction cache controller 213 connected with a cache memory generates a cache access for invalidating the designated cache block in response to the reception of the buffered address from the ICBI address buffer.
キャッシュメモリに結合された命令キャッシュコントローラ（２１３）は、ＩＣＢＩアドレスバッファからのバッファされたアドレスの受け取りに応答して、指定されたキャッシュブロックを無効化するためにキャッシュアクセスを生成する。 - 特許庁 - The relay device accumulates a packet received in a buffer memory for error correcting and successively transmits the packet to a downstream side without waiting the arrival of packets of an entire error correcting operation block.
中継装置は、受信したパケットを誤り訂正のためにバッファメモリに蓄積すると同時に、誤り訂正演算ブロック全体のパケットが到着するのを待つことなく、下流側に向けて逐次送信する。 - 特許庁 - To obtain a semiconductor memory in which abnormality of an operation current generated by defect of transistors constituting a sense amplifier circuit provided for each operation block can be detected surely for a short time.
各動作ブロックごとに設けられたセンスアンプ回路を構成するトランジスタの不良によって発生する動作電流の異常を、短時間で確実に検出することができる半導体記憶装置を得る。 - 特許庁 - The image processor includes an image data relocation processing part 150 which temporarily stores image data inputted in the order of line base in a buffer memory 160, and outputs it in the order of block interleave.
本画像処理装置は、ラインベースの順序で入力された画像データをバッファメモリ１６０に一時記憶し、ブロックインターリーブの順序で出力する画像データ再配置処理部１５０を含む。 - 特許庁 - MONOLITHIC, COMBO NONVOLATILE MEMORY ALLOWING BYTE, PAGE, AND BLOCK WRITING WITH NO DISTURB AND DIVIDED-WELL IN CELL ARRAY USING UNIFIED CELL STRUCTURE AND TECHNOLOGY WITH NEW SCHEME OF DECODER AND LAYOUT
バイト、ページおよびブロックに書き込むことができ、セルアレイ中で干渉を受けず分割が良好な特性を備え、新規のデコーダ設計とレイアウトの整合ユニットと技術を使用する単体式複合型不揮発メモリ - 特許庁 - To allocate resources such as an envelope generator (GE) and a memory used in each block in a rearrangeable state when a microprogram of a DSP, etc., is divided into blocks actualizing different processes.
ＤＳＰ等のマイクロプログラムを、各々異なる処理を実現するブロック毎に分割する際、各ブロック内で用いられるエンベロープジェネレータ(ＥＧ)、メモリ等のリソースを再配置可能な状態で割り当てる。 - 特許庁 - To improve system performance by increasing the efficiency of data transfer from a software program processing data in units of several bytes to a memory or to a coprocessor optimized for data transfer in block units of tens of bytes.
数バイト単位でデータを処理するソフトウェアプログラムから、十数バイトのブロック単位でのデータ転送に最適化されたメモリやコプロセッサへのデータ転送の効率を高め、以てシステム性能を向上させる。 - 特許庁 - The code of a solid pattern which gradually varies in luminance value in a block is generated and the code of an edge pattern which varies abruptly in luminance value is generated; and those obtained codes are stored in the memory 10.
ブロック内で輝度値が徐々に変化していくベタパターンのコードを作成するとともに、輝度値が急激に変化するエッジパターンのコードを作成し、得られたコードをメモリ１０に記憶しておく。 - 特許庁 - Rear blocks 32, 33 for carrying out actual image processing are connected in parallel with a front block 31, each output is individually processed, and then finally one image is constituted and stored in an external memory as a file.
フロントブロック３１に実際の画像処理を行うリアブロック３２，３３を並列接続し、各出力を個別に処理したうえで最終的に１つの画像を構成し、ファイルとして外部メモリに記憶する。 - 特許庁 - The nonvolatile memory is divided into a plurality of blocks, a block of 1 can be selected in accordance with an inputted address signal out of the plurality of blocks in accordance with an address signal inputted from the outside.
不揮発性メモリは複数のブロックに分割され、外部から入力されるアドレス信号に応じて、複数のブロックの内入力されるアドレス信号に応じて１のブロックが選択可能にされる。 - 特許庁 - To provide a highly operable and convenient portable communication terminal capable of preventing any trouble to be generated due to the block erasure of a flash memory arranged as a storage device for storing data.
データ格納用の記憶装置としてフラッシュメモリを備えた場合に、フラッシュメモリのプロック消去によって生ずる弊害を回避し、操作性、利便性に優れた携帯通信端末を提供する。 - 特許庁 - In any block 22, in a period in which read-out or write-in of data is performed, refreshment of a memory cell selected by a word line of the (n)th row is performed in residual all other blocks 22.
あるブロック２２において、データの読み出しまたは書き込みが行われている期間中に、残り全ての他のブロック２２において、第ｎ行のワード線により選択されるメモリセルのリフレッシュが行われる。 - 特許庁 - A priority modification block is provided to allow modification of assigned priority so that the priority assigned to the pending memory request issued by the processing element can be increased.
処理要素によって提出された未決のメモリ要求に対して割り当てられている優先度が増加されるように割り当てられている優先度を修正するために優先度修正ブロックが設けられている。 - 特許庁 - In writing data in an auxiliary storage device, this storage controller reads out the data from a first buffer memory (S101) after it opens a file (S100), and writes data of a specified block size in a metafile 110 on the auxiliary storage device (S102 to S105).
補助記憶装置にデータを書き込む場合は、ファイルをオープンした後（S100）、第１バッファメモリからデータを読み出し（S101）、所定のブロックサイズのデータを補助記憶装置上のメタファイル１１０に書き込む（S102〜S105）。 - 特許庁 - The MONOS type memory cell of the nonvolatile semiconductor memory device includes a tunnel insulating film formed on the active region of a semiconductor substrate, a charge storage film formed continuously on the active region and an element isolation insulating film and having a function of storing electric charges, a block insulating film formed on the charge storage film, and a control gate electrode formed on the block insulating film.
不揮発性半導体記憶装置のＭＯＮＯＳ型メモリセルは、半導体基板の活性領域上に形成されるトンネル絶縁膜と、活性領域上及び素子分離絶縁膜上に連続的に形成される電荷を蓄積する機能を有する電荷蓄積膜と、電荷蓄積膜上に形成されたブロック絶縁膜と、ブロック絶縁膜上に形成されるコントロールゲート電極とを備える。 - 特許庁 - This circuit is an image display circuit, wherein when storing block by block an INDEX data for judging an image data to be stored, updated, or partly updated, and storing a newly created image data in a display memory 8, the circuit recognizes storing or updating in broad outline beforehand referring to the above-mentioned INDEX data, and increases an updating rate by keeping memory access to a necessary minimum.
表示メモリ８に画像データのブロック毎の保存／更新、またはその一部更新の判断を行うためのＩＮＤＥＸデータを格納し、新たに生成された画像データを表示メモリ８に格納する際に、前記ＩＮＤＥＸデータを参照してあらかじめ大まかな保存／更新を認識し、メモリアクセスを必要最低限に押さえて更新速度を上げることを特徴とする画像表示回路。 - 特許庁 - In a semiconductor integrated circuit device 100, a first function block 110 has a first clock generation circuit 111 which generates the first system clock supplied to circuits in the function block, a first internal memory 112 which reads/writes data by the first system clock, and a selector 113 which selects either of the first system clock and a second system clock and supplies the selected clock to the first internal memory 112.
半導体集積回路装置１００は、第１の機能ブロック１１０が、機能ブロック内の回路に供給する第１のシステムクロックを発生する第１のクロック発生回路１１１と、第１のシステムクロックによりデータを読み出し／書き込みする第１の内部メモリ１１２と、第１のシステムクロックと第２のシステムクロックとを選択し、該選択したクロックを第１の内部メモリ１１２に供給するセレクタ１１３とを有する。 - 特許庁 - The configuration determines whether or not a medium selected as a data recording destination is a flash memory, detects open spaces data-writable for each erasing block if the medium is the flash memory to record data in the detected open spaces, and detects open spaces data-writable for each continuous cluster space if the medium is not the flush memory to record data in the detected open spaces.
データ記録先として選択されたメディアがフラッシュメモリであるか否かを判別し、フラッシュメモリである場合は消去ブロック単位でデータ書き込み可能な空き領域を検出してデータ記録を行い、データ記録先メディアがフラッシュメモリでない場合は、連続するクラスタ領域単位でデータ書き込み可能な空き領域を検出し、検出した空き領域に対するデータ記録を行う。 - 特許庁 - An apparatus according to the present invention includes: a microcomputer; a memory block having three or more line memories; a dot clock generating circuit which generates a dot clock signal WDclk for memory writing operation and a dot clock signal RDclk for memory reading operation; a horizontal output generating circuit which generates a horizontal output signal H_out, a flag circuit; and a control circuit for the memories.
本発明の装置はマイクロコンピューターと、３つ以上のラインメモリを有するメモリブロックと、メモリ記入動作のためのドットクロック信号ＷＤｃｌｋ及びメモリの読出動作のためのドットクロック信号ＲＤｃｌｋを発生するドットクロック発生回路と、水平出力信号Ｈ_out を発生する水平出力発生回路と、フラグ回路と、メモリの制御回路とを含む。 - 特許庁 - The method of operating the nonvolatile memory includes steps of backing up first data successfully programmed to a first target page of the nonvolatile memory to provide local back-up data; determining success/failure of programming of second data to the first target page; and programming the local back-up data to a second target page in a second block of the nonvolatile memory.
ローカルバックアップデータを提供するために不揮発性メモリの第１ブロックの第１ターゲットページに成功的にプログラムされた第１データをバックアップする段階と、第１ターゲットページでの第２データのプログラミングの成敗を決定する段階と、ローカルバックアップデータを不揮発性メモリの第２ブロックの第２ターゲットページにプログラミングする段階と、を含む不揮発性メモリの動作方法を提供する。 - 特許庁 - The image display apparatus includes an image data conversion section 2 that converts block data outputted from a JPEG decoder 1 into raster data corresponding to point sequential pixels configuring an MCU and stores the raster data to a buffer memory 3, and a mapping section 4 stores the raster data stored in the buffer memory 3 to an SDRAM 5 so that the memory mapping of the raster data corresponds to displaying purpose horizontal, vertical scanning.
ＪＰＥＧデコーダ１から出力されたブロックデータをＭＣＵを構成している画素の点順次に対応するラスタデータに変換して、そのラスタデータをバッファメモリ３に格納する画像データ変換部２を設け、マッピング部４がラスタデータのメモリマッピングが表示用水平・垂直走査に対応するように、バッファメモリ３に格納されているラスタデータをＳＤＲＡＭ５に格納する。 - 特許庁 - Each of the memory strings MS includes: a memory columnar semiconductor layer 34 extending in a vertical direction to a semiconductor substrate Ba; a charge accumulation layer 36 formed around the memory columnar semiconductor layer 34 through a barrier insulating layer 35; and a first to fourth word line conductive layers 31a-31d formed around the charge accumulation layer 36 through a block insulating layer 37.
メモリストリングスＭＳは、半導体基板Ｂａに対して垂直方向に延びるメモリ柱状半導体層３４と、メモリ柱状半導体層３４の周りにバリヤ絶縁層３５を介して形成された電荷蓄積層３６と、電荷蓄積層３６の周りにブロック絶縁層３７を介して形成された第１〜第４ワード線導電層３１ａ〜３１ｄとを備える。 - 特許庁 - The picture data encoding stores picture data of a field structure to a memory including each area corresponding to picture data by one frame, generates a plurality of prediction pictures with respect to one macro block while referring to picture data in the areas as required, selects the prediction picture and encodes the picture data by one macro block.
本画像データ符号化装置は、１フレーム分の画像データに対応する各領域を含むメモリに、フィールド構造の画像データを格納し、必要に応じて領域内の画像データを参照しつつ、１つのマクロブロックに対し複数の予測画像を生成し、予測画像を選択して１マクロブロック分の画像データを符号化する。 - 特許庁 - To the memory device, a controller applies: first combination processing for combining physical blocks within one of the non-volatile memories and forming a logical block to be a target of simultaneous access; and second combination processing for combining physical blocks from the other non-volatile memories and forming a logical block to be the target of simultaneous access.
これに対し、一の不揮発性メモリ内で複数の物理ブロックを組み合わせて同時アクセス対象となる論理ブロックを形成する第１の組み合わせ処理と、異なる不揮発性メモリからの複数の物理ブロックを組み合わせて同時アクセス対象となる論理ブロックを形成する第２の組み合わせ処理とを行う。 - 特許庁 - The system for writing/reading data on/from a storage medium is provided with a host 100 generating an instruction word for reading/writing data, and a memory device 200 which generates a logic block address by the instruction word and can connect to the host for writing/reading data at the logic block address.
記録媒体に／からデータを書き込み／読み取りするためのシステムにおいて、データを書き込みまたは読み取りする命令語を生成するホスト１００と、前記命令語による論理ブロックアドレスを生成し、前記論理ブロックアドレスに対するデータの書き込みまたは読み取りのためにホストと連結可能なメモリ装置２００と、をシステムに設ける。 - 特許庁 - When starting coding for each coding unit such as a slice, the class sorting information memory 10 is referenced by a context table initial value setter 11 and a context table, that a macro block belonging to the same class as a macro block to be coded has is succeeded as information to be used for updating the context table and the context table is initialized.
スライスなどの符号化単位の符号化開始時には，コンテクストテーブル初期値設定部１１によって，クラス分類情報記憶部１０を参照し，符号化対象マクロブロックと同一クラスに属するマクロブロックのもつコンテクストテーブルを，コンテクストテーブルの更新に用いる情報として継承して，コンテクストテーブルの初期化を行う。 - 特許庁 - When a power plug is inserted (SP71) and a power line carrier communication between a PLC block of the power receptacle part and a PLC block of the power plug part is established (SP73), an ID number written in the memory and an ID number transmitted from the power plug are checked whether they coincide (SP75).
電源プラグ部が挿入され（ＳＰ７１）、電源コンセント部のＰＬＣブロックと、電源プラグ部のＰＬＣブロックとの間での電力線搬送通信が確立すると（ＳＰ７３）、メモリに書込まれているＩＤ番号と、電源プラグ部から送出されてきたＩＤ番号とが一致しているか否かを照合する（ＳＰ７５）。 - 特許庁 - Each of a plurality of sectors 1a forming a flash memory 1 is divided into a plurality of blocks 1b, and each block 1b is equipped with a data recording area 1c and a block state management area 1d for recording data indicating whether the data is not yet recorded, being recorded, or already recorded on the data recording area 1c.
フラッシュメモリ１を形成する複数のセクタ１ａ各々を複数のブロック１ｂに分割し、これら複数のブロック１ｂ各々にはデータ記録領域１ｃとこのデータ記録領域１ｃにデータを未記録、記録中または記録済かを示すデータを記録したブロック状態管理領域１ｄを設ける。 - 特許庁 - The bank memory 1 is composed of two bank memories B0 and B1 and while data are written in block units to one bank, data are read out of the other bank in block units and the read blocks are cleared to zero, so the need to use two-port memories like before is eliminated and the circuit scale is reduced.
バンクメモリ１を２個のバンク領域Ｂ０，Ｂ１で構成し、一方のバンクにブロック単位でデータを書き込んでいる間に、他方のバンクからブロック単位でデータを読み出して、読み出したブロックをゼロクリアするため、従来のようにツーポートメモリを使用する必要がなくなり、回路規模を縮小できる。 - 特許庁 - Thereby the process load in the pudding process can be reduced because the boundary pixels are to be outputted to the extended area and the boundary pixels are not needed to be reloaded from the frame memory when the boundary pixels are included in a macro block to be outputted with output of the pixels included in single decoded macro block.
これにより、復号された１マクロブロックに含まれる画素の出力とともに、出力されるマクロブロックに境界画素が含まれる場合には、拡張領域へ境界画素の出力もされることとなり、境界画素をフレームメモリより再度読み込む必要が無くなるため、パディング時の処理負荷が軽減される。 - 特許庁 - To obtain an image data encoding device for avoiding the fact that compression processing reducing a code amount of image encoding data concentrates in a specific block when an image data is encoded in each block, and for avoiding an overflow of an output buffer memory storing the image encoding data while suppressing a deterioration in image quality.
画像データをブロック毎に符号化する際、画像符号化データの符号量を削減する圧縮処理が特定ブロックに集中するのを回避することができ、これにより画像符号化データを格納する出力バッファメモリのオーバーフローを、画質低下を抑えつつ回避することができる画像データ符号化装置を得る。 - 特許庁 - When the motion detection section 8 detects a motion vector for an image of a first target macro block, the reference image memory control section 6 determines the motion search range using surrounding motion vectors that are motion vectors detected for images of target macro blocks present around the first target macro block.
参照画像メモリ制御部６は、動き検出部８が第１の対象マクロブロックの画像に対して動きベクトルを検出するときには、第１の対象マクロブロックの周囲に存在する対象マクロブロックの画像に対して検出された動きベクトルである周囲の動きベクトルを用いて動き探索範囲を決定する。 - 特許庁 - An address switching part 160 controls drives 120, 130 so that when it is determined that the memory address belongs to the first block, only a word line and a plate line are activated, and when it is determined that it belongs to the second block, only a corresponding pair of word line and a pair of plate line are activated.
アドレス切替部１６０は、第１ブロックに属すると判断された場合には対応するワード線およびプレート線のみが活性化され且つ第２ブロックに属すると判断された場合には対応するワード線対およびプレート線対のみが活性化されるようにドライバ１２０，１３０を制御する。 - 特許庁 - When authentication for the DVD-RAM medium 201 is requested from an application program 301, the latest medium key block (MKB-SD2) for the SD memory card is read from the DVD-RAM medium 201 instead of the medium key block (MKB-RAM) for the DVD-RAM medium and it is delivered to the application program 301.
アプリケーションプログラム３０１からのＤＶＤ−ＲＡＭメディア２０１に対する認証要求があると、ＤＶＤ−ＲＡＭメディア用のメディアキーブロック（ＭＫＢ＿ＲＡＭ）の代わりに、ＳＤメモリカード用の最新のメディアキーブロック（ＭＫＢ＿ＳＤ２）がＤＶＤ−ＲＡＭメディア２０１から読み出され、それがアプリケーションプログラム３０１に渡される。 - 特許庁 - The flash memory control part 11 accesses a deletion area pointer storage area 13b, and sets an area in which data to be deleted by the data deletion request is stored, that is, an area of 32 pages from the O page to the 31 page of the physical block associated by the physical block address 3 as a virtual deleted area.
フラッシュメモリ制御部１１は、消去領域ポインタ記憶領域１３ｂにアクセスして、データ消去要求による消去対象のデータが記憶される領域、つまり、物理ブロックアドレス“３”が対応付けられた物理ブロックの０ページ目から３１ページ目までの３２ページ分の領域を仮想消去領域として設定する。 - 特許庁 - In reading the data, it is calculated how many bites of data are read from the buffer memory 1a by counting the number of reading times by using a reading counter 3a, and the empty bit of the FIFO block register, which becomes an object when all the data of FIFO block being accessed are read, is set empty.
データの読み出しを行う時、読み出しカウンタ３ａを用いて読み出しをおこなった回数をカウントしてバッファメモリ１ａから何バイトのデータを読み出したかを算出し、アクセスをおこなっているＦＩＦＯブロックのデータがすべて読み出されると対象となるＦＩＦＯブロックレジスタのＥＭＰＴＹビットをＥＭＰＴＹに設定する。 - 特許庁 - When a user enters a destination telephone number with a dial key 21, a main control section 1 retrieves whether the same telephone number as the destination telephone number is in existence in a telephone number registration section 611, belonging to a block of a one touch key 61 of a memory 6 or a telephone number registration section 621 belonging to a block of a transmission history 62.
ユーザがダイヤルキー２１で相手先電話番号を入力すると、主制御部１は、かかる電話番号と同一の電話番号がメモリ６のワンタッチキー６１区画の電話番号登録部６１１、若しくは送信履歴６２区画の電話番号登録部６２１に存在するか否かを検索する。 - 特許庁 - A memory string MS includes: a pair of columnar portions; a U-shape semiconductor layer 35 having a coupling portion for coupling the lower ends of the columnar portions; a tunnel insulating layer 34c for surrounding the columnar portions; a charge accumulating layer 34b; a block insulating layer 34a; and word line conductive layers 32a-32d for surrounding the block insulating layer 34a.
メモリストリングＭＳは、一対の柱状部、及びそれらの下端を連結させる連結部を有するＵ字状半導体層３５、柱状部を取り囲むトンネル絶縁層３４ｃ、電荷蓄積層３４ｂ、ブロック絶縁層３４ａ、及びブロック絶縁層３４ａを取り囲むワード線導電層３２ａ〜３２ｄを備える。 - 特許庁 - A link circuit (100) included in the apparatus comprises: a first memory (302); a first and a second processing blocks (306, 308); a first shift circuit (305) which shifts data before inputting the data in the processing block (306); and a second shift circuit (309) which performs a reverse process of the first shift circuit after processing is performed in the processing block (306).
装置に備わるリンク回路（１００）は、第１メモリ（３０２）と、第１及び第２処理ブロック（３０６，３０８）と、一方の処理ブロック（３０６）に入力する前にデータをシフトさせる第１シフト回路（３０５）と、処理ブロック（３０６）で処理を行った後に第１シフトの逆を行う第２シフト回路（３０９）とを有する。 - 特許庁 - After the data read is started, control is so carried out that the memory 13 is not preread until data of one block is transferred from an I/O bus I/F 112 to the peripheral device 31 and after the data of the one block are transferred, the peripheral device 31 is controlled to start prereading when continuously reading data.
データリード開始後、Ｉ／ＯバスＩ／Ｆ１１２から周辺装置３１に１ブロック分のデータが転送完了するまではメモリ１３から先読みを行わないように制御し、１ブロック分のデータが転送完了した後に、周辺装置３１がデータリードを継続する場合に、先読みを開始するように制御する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
