「memory block」を含む例文一覧(2320)
＜前へ 1 2 .... 36 37 38 39 40 41 42 43 44 .... 46 47 次へ＞- The memory string MS comprises a columnar semiconductor CLmn extended vertically with respect to a substrate Ba, a trap film (charge accumulation layer) 21 contacted with the columnar semiconductor CLmn for accumulating charges, a block insulating film 22 contacted with the trap film 21, and a word line WL contacted with the block insulating film 22.
メモリストリングスＭＳは、基板Ｂａに対して垂直方向に延びる柱状半導体ＣＬｍｎと、柱状半導体ＣＬｍｎに接し且つ電荷を蓄積するトラップ膜（電荷蓄積層）２１と、トラップ膜２１に接するブロック絶縁膜２２と、ブロック絶縁膜２２と接するワード線ＷＬとを備える。 - 特許庁 - A main control part 20 calculates the data quantity of encoded data for recording for 1 VOBU with an ECC size (S2), acquires the free capacity of a buffer memory 13 (S4→S5), when the free capacity with 1 ECC block size exists, outputs the data for recording for 1 VOBU by unit of an ECC block size (S6→S7).
メイン制御部２０は、エンコードされた１ＶＯＢＵ分の記録用データのデータ量をＥＣＣサイズで算出する（Ｓ２）とともに、バッファメモリ１３の空き容量を取得し（Ｓ４→Ｓ５）、１ＥＣＣブロックサイズの空き容量が存在すれば、１ＶＯＢＵの記録用データをＥＣＣブロックサイズ単位で出力する（Ｓ６→Ｓ７）。 - 特許庁 - A data recording device for the recording medium having a flash memory allowing writing of data with a block comprising a prescribed number of bytes as a unit, and having a function to use a part of all the blocks as the alternative block for a defect block not capable of being written with normal data transmits the data to the recording medium as a part of a data file with a data amount corresponding to a prescribed number of blocks as a writing unit.
所定数のバイトからなるブロックを単位としてデータの書き込みが可能なフラッシュメモリを有し、全ブロックのうちの一部を正常なデータの書き込みができなくなった不良ブロックの代替ブロックとして用いる機能を有する記録媒体のためのデータ記録装置は、所定数のブロックに対応するデータ量を書き込み単位として、データファイルの一部としてデータを記録媒体へ送信する。 - 特許庁 - A measuring part 20, a memory part 22 and a control part 24 monitors physical properties of the surface (deposited film surface) of a structure (film) formed on a substrate 36, and based on this monitoring results, a block controls parameters of an apparatus.
測定部２０、記憶部２２及び制御部２４は、基板３６上に形成された構造物（膜）の表面（成膜面）の物理特性をモニタし、このモニタ結果に基づいて、装置のパラメータを制御するブロックである。 - 特許庁 - To provide a technique for encoding an image so as to easily obtain an image having a code amount less than or equal to a target code amount, with a little memory capacity and with high image quality in image encoding processing for performing frequency conversion and quantization in a unit of a pixel block.
画素ブロックを単位に周波数変換、量子化を行なう画像符号化処理において、少ないメモリ量で、簡易かつ高画質に、目標符号量以下となるように符号化する技術を提供する。 - 特許庁 - To transfer data from a storage medium to the memory area of a user program directly in a file system for accessing the storage medium, which can be accessed by an address, in the unit of a block.
アドレスによるアクセスが可能な記憶媒体に対してブロック単位のアクセスを行うファイルシステムにおいて、データの読み出し時には該記憶媒体から直接ユーザプログラムのメモリ領域へデータ転送することを可能とする。 - 特許庁 - Then the image-data G stored in the image memory 10 are coded by acting a block processing section 11, a DCT section 12, a quantization section 13 and a variable length coding section 14 like a coding means.
そして、ブロック化部１１，ＤＣＴ部１２，量子化部１３および可変長符号化部１４が符号化手段として機能することにより、画像メモリ１０内に格納された画像データＧに対して符号化が行われる。 - 特許庁 - Each of these plural blocks B1-B35 is provided with one of sub-read lines SR1-SR35, and a display data read from one memory cell in each block is transmitted through the sub-read line.
この複数のブロックＢ１〜Ｂ３５の各々には、サブ読み出し線ＳＲ１〜ＳＲ３５の１本が設けられ、各ブロック中の一つのメモリセルより読み出される表示データがサブ読み出し線を介して伝送される。 - 特許庁 - To provide a nonvolatile semiconductor memory device in which a voltage level of a block gating signal is stable and a required time for data program and/or current consumption are reduced, and a program driving method for the same.
ブロックゲーティング信号の電圧レベルが安定的であり且つデータプログラムの所要時間及び／又は電流消耗が減少する不揮発性半導体メモリ装置及びこれに対するプログラム方法の提供。 - 特許庁 - A seed value assembly part 236 circularly shifts a multi-frame synchronization part of the SACCH data block stored in the memory 232 to a head while does a region before the multi-frame synchronization part to the back, for acquiring nonce and counter code.
シード値組立部２３６は、メモリ２３２に格納されたＳＡＣＣＨデータブロックのマルチフレーム同期部を先頭に、マルチフレーム同期部以前の領域を後方に巡回シフトし、ナンス及びカウンタコードを取得する。 - 特許庁 - A plurality of image information sets, such as a luminance component and a color difference component, are originally expanded on an individual plane corresponding to respective image sizes, and are allocated in a main memory so that the addresses become linear on a macro block basis.
本来はそれぞれ画像サイズに合わせて個別のプレーン上に展開される輝度成分、色差成分など複数の画像情報を、マクロブロック単位でアドレスが線形的となるようにメインメモリ上に配置する。 - 特許庁 - Consequently, when an application program is executed to access a memory, address comparison is performed in an address tag area 10 which manages only its area, and a cache block area 11 for user management area is accessed in the case of hit.
したがって、アプリケーションプログラムを実行させ、メモリアクセスする時には、その領域のみを管理するアドレスタグ領域１０でアドレスが比較されヒットしていればユーザー管理領域用キャッシュブロック領域１１へアクセスする。 - 特許庁 - The compression section 100 orthogonally converts a pixel value of the reference image by block, encodes a difference of a coefficient with a template, an index indicating a selected template and the selected template, and writes them in the memory section 101.
圧縮部１００は、参照画像の画素値をブロック単位で直交変換し、係数のテンプレートとの差分、選択されたテンプレートを示すインデックス、および選択されたテンプレートを符号化し、メモリ部１０１に書き出す。 - 特許庁 - An operation control system (22) directs a pre-operation block (21) a switching of going way scan and returning way scan by signal (α), and performs an operation for detecting the focus for every pixel during the reciprocal scan by using the recorded data in the third memory (M3).
演算制御系(22)は、往路走査と復路走査との切替を信号(α)で前演算ブロック(21)に指示し、第３メモリ(M3)の記録データを用いて往復走査中に焦点検出のための演算を画素毎に行う。 - 特許庁 - In the NAND-type flash memory 100, a drain side selecting gate line SGD, source side selection gate line SGS, and a (p) type semiconductor substrate Psub of a block made as non-selection by a row decoder are made to be a ground potential.
ＮＡＮＤ型フラッシュメモリ１００は、ロウデコーダ２により非選択とされたブロックのドレイン側選択ゲート線ＳＧＤ、ソース側選択ゲート線ＳＧＳおよびＰ型半導体基板Ｐｓｕｂを接地電位にする。 - 特許庁 - An code quantity controlling part 11 decides a quantization step of each block so as to make encoded data for one frame to be fixed quantity by referring to an input image and a reference image stored in a frame memory 10.
符号量制御部１１は、フレームメモリ１０に格納された入力画像および参照画像を参照して、１フレーム分の符号化データが一定量になるように、ブロック毎の量子化ステップを決定する。 - 特許庁 - The preparation part prepares a set of the blocks by selecting one block for writing data for each semiconductor memory on the basis of an index number indicating one of a plurality of lines of the first table and the first table.
作成部は、第１テーブルの複数の行のうちの何れかを示すインデックス番号と、第１テーブルとに基づいて、半導体メモリごとに、データの書き込みが行われるブロックを１つずつ選択してブロックの組を作成する。 - 特許庁 - The image processing device has an image memory having data on the image width of the input image and the image length of the image blocks, and capable of storing each image block even if the image width of the input image is changed.
画像処理装置は、入力画像の画像幅と画像ブロックの画像長さに関するデータを有しており、入力画像の画像幅が変化しても、画像ブロックの各々を格納することができる画像メモリを有する。 - 特許庁 - A DMA controller 14 changes a transfer size every time when the data is DMA-transferred to a memory, in accordance with a SL bit added to the data transmitted from the external and received by a communication block 17.
ＤＭＡコントローラ１４は、外部より送信され、通信ブロック１７により受信されたデータに付加されているＳＬビットに応じて、データを、メモリ１３にＤＭＡ転送する毎にその転送サイズを変化させる。 - 特許庁 - This client device is provided with a communication block 32 which is connected to the plurality of server devices through a network, a memory 44 which stores information for identifying a server device used last, and a control circuit 40.
ネットワークを通じて複数のサーバ装置に接続される通信ブロック３２と、複数のサーバ装置のうち、前回利用したサーバ装置を識別する情報を記憶するメモリ４４と、制御回路４０とを設ける。 - 特許庁 - A cache management module 33 receives a writing request accompanied with start of commit processing or check point processing from an NAS (Network Attached Storage) controller 10 and stores requested data on the cache block of a cache memory 32.
キャッシュ管理モジュール３３は、ＮＡＳコントローラ１０からのコミット処理またはチェックポイント処理の開始に伴う書き込み要求を受けて、要求されたデータをキャッシュメモリ３２上のキャッシュブロックに格納する。 - 特許庁 - This image processor is adapted to temporarily store image data inputted in a line-base format in the buffer memory 160 with a capacity smaller than the image data capacity for one image and output them in a block interleave format.
ラインベース形式で入力された画像データを、１画像分の画像データ容量よりも小さい容量のバッファメモリ１６０に一時記憶させブロックインターリーブ形式で出力する本画像処理装置である。 - 特許庁 - At the time of decoding, by means of memory arrangement on a macro block basis, address calculation necessary for one data transfer is reduced, and accordingly, data transfer efficiency can remarkably be shortened, and a decoding system performance is improved.
復号化の際、マクロブロック単位でのメモリ配列を行なうことにより、１回のデータ転送で必要となるアドレス計算が削減されるので、データ転送効率が著しく短縮し、復号システムのパフォーマンスが向上する。 - 特許庁 - An image display device 1 includes: a control microcomputer 42 for reading image information from a memory card 12; an image processing block 43 for subjecting the image information to image signal processing to generate an image signal; a display unit 4 for display the image signal; and a photosensor for detecting the brightness of the surroundings.
画像表示装置１の制御マイコン４２は、メモリーカード１２から画像情報を読み出して画像処理ブロック４３で画像信号処理を施して画像信号を生成し、表示部４に表示する。 - 特許庁 - When a processor accesses the address of the error cell, accessing is detected by an address comparison section 31, and accessing is made to an alternative cell disposed in the spare area of the memory block 10, by replacing the address at an address replacement section 51.
プロセッサがエラーセルのアドレスにアクセスすると、アドレス比較部３１がこれを検出し、アドレス置換部５１でアドレスを置換することにより、メモリブロック１０のスペア領域に設けられた代替セルへアクセスする。 - 特許庁 - A motion vector prediction device 12 conducts INTER4V prediction processing by connecting the motion vector prediction device to a motion vector memory 13 storing a prediction motion vector and using motion vector information detected by a motion detection block 10.
動きベクトル予測器１２は、予測動きベクトルを記憶する動きベクトルメモリ１３と接続し、動き検出ブロック１０で検出された動きベクトル情報を使用してＩＮＴＥＲ４Ｖ予測処理を行なう。 - 特許庁 - A trace control block 170 is provided and a specific area of the memory is traced by controlling the start and end of the storage of an access history from necessary access blocks and the contents to be stored according to settings from a microcomputer 110.
トレース制御ブロック１７０を設け、マイコン１１０からの設定により必要なメモリアクセスブロックからのアクセス履歴の格納の開始および終了と格納する内容を制御してメモリの特定領域にトレースする。 - 特許庁 - To provide a DMA controller capable of grasping the use ratio of a bus or access situation by plural devices without any complicated control and controlling an operating mode for every block of a memory in accordance therewith.
複雑な制御を行わずに複数のデバイスによるバスの使用割合やアクセス状況を把握し、それに応じてメモリのブロックごとに動作モードを制御することができるＤＭＡ制御装置を提供すること。 - 特許庁 - The control unit forms an address conversion table on the RAM on the basis of initial settings at power-on, and refers to the address conversion table to control writing data to a block in the nonvolatile memory.
上記制御部は、アドレス変換テーブルを、電源投入時の初期設定により上記ＲＡＭに形成し、このアドレス変換テーブルを参照して、上記不揮発性メモリにおけるブロックへのデータ書き込みを制御する。 - 特許庁 - To further increase speed and reduce power consumption by reducing computational complexity in processing or determination and a memory capacity required for storing pixel values, in parallel filtering for reducing block noise.
ブロックノイズを低減するためのフィルタ処理を並列に実行する際に、処理や判定の演算量、画素値の保存に必要なメモリ量を削減することで、より一層の高速化と消費電力の削減を実現する。 - 特許庁 - An execution pipeline is constituted of respective processing blocks for encoding images and respective processing blocks and an external memory for transferring data in each macro block are unitarily constituted to monitor an FIFO buffer 13 for a variable length decoding part 12.
画像復号を行う各処理ブロックにより実行パイプラインを構成し、各処理とマクロブロック毎にデータ転送を行う外部メモリを一元化し、可変長復号化部１２のためのＦＩＦＯバッファ１３を監視する。 - 特許庁 - Thereafter, the CPU 4 compares the player viewing limit level stored in the memory 5 with the viewing limit information of respective AV information blocks recorded on the optical disk, and applies the viewing limit at every AV information block.
その後、メモリ５に格納されているプレーヤ視聴制限レベルと、該光ディスクに記録されている各ＡＶ情報ブロックの視聴制限情報とを比較して、ＡＶ情報ブロック毎に視聴制限を加える。 - 特許庁 - The position and the type of the function block or a layout shape and a pitch of a memory cell can speedily and easily be judged, and the fault can efficiently be analyzed by viewing them from the upper layer with such a constitution.
このような構成により、上層からみるだけで機能ブロックの位置および種類、あるいはメモリセルのレイアウト形状およびピッチを迅速に、かつ容易に判断でき、不良解析を効率的に行うことができる。 - 特許庁 - When the contents of a prescribed one block in a flash memory 1 is rewritten, the states of 128 flags inside of a flag circuit 7 corresponding to each address of page buffers 5, 6 in one to one is detected by a flag detecting circuit 8.
フラッシュメモリ１における所定１ブロックの内容を書き換える場合、ページバッファ５、６の各アドレスに１対１に対応するフラグ回路７内部の１２８個のフラグの状態をフラグ検出回路８で検出する。 - 特許庁 - A block encryption circuit is provided with: a key scheduling circuit 12 for forming round key data from key data for encryption or decryption; and a bank memory 13 for storing round key data formed by the circuit 12 in a prescribed bank.
暗号化用あるいは復号化用のキーデータからラウンドキーデータを形成するキースケジューリング回路１２と、このキースケジューリング回路１２により形成されたラウンドキーデータを所定のバンクに保存するバンクメモリ１３とを設ける。 - 特許庁 - When a receiving block 12 decides a received TS packet to be a null packet, it writes only heading 4 bytes of the received TS packet in a built-in memory 16 with a status information attached thereto for showing a null packet.
受信ブロック１２は受信したＴＳパケットをヌルパケットと判断すると、受信したＴＳパケットの先頭４バイトのみを、ヌルパケットであることを示すステータス情報を付加して内蔵メモリ１６に書込む。 - 特許庁 - Source potential connection transistors 12 for supplying a source control potential from a source potential interconnect line 13 to a source node are arranged while being distributed in a memory cell array 1, and a source potential control circuit 5 is arranged in a row decoder block 2.
ソース電位配線１３からソース制御電位をソースノードに供給するソース電位接続トランジスタ１２をメモリセルアレイ１内に分散配置し、ソース電位制御回路５はロウデコーダブロック２内に配置する。 - 特許庁 - Out of a page of print page data stored in the page memory 5, data in a division block of 8 bit×8 line is read out from the line buffer 12 and transferred to a rotation buffer 7.
ページメモリ５に格納されている１ページ分の印刷ページデータのうち８ビット×８ラインで構成される分割ブロックの印刷ページデータに相当するデータをラインバッファ１２から読み出し、回転バッファ７に転送する。 - 特許庁 - The compression section 1200 orthogonally transforms a pixel value of the reference image by block, encodes a difference of a coefficient with a template, an index indicating a selected template and the selected template, and writes them in the memory section 1201.
圧縮部１２００は、参照画像の画素値をブロック単位で直交変換し、係数のテンプレートとの差分、選択されたテンプレートを示すインデックス、および選択されたテンプレートを符号化し、メモリ部１２０１に書き出す。 - 特許庁 - To make it possible to perform copying, transfer, and plural transfers (integration) in cell block units in a memory device only by inputting a control command, and giving the address of the origin of copy or the origin of transfer, and the address of the destination to be copied and the destination to be transferred.
メモリデバイス内で、セルブロック単位で複写、移動、複数移動（統合）を、命令コマンドの入力と複写元又は移動元のアドレスと複写先又は移動先のアドレスとを与えるだけで行うことができる。 - 特許庁 - To provide a game machine, a program and an information memory medium which block the delay in the start of the subsequent game as caused by the execution of a performance while accomplishing the execution of the performance being executed to the end.
実行中の演出を最後まで実行させつつ、演出の実行により次回の遊技の開始を遅延させることがないようにすることができる遊技機、プログラムおよび情報記憶媒体を提供すること。 - 特許庁 - The performance information of a piece of music to be reproduced at the time of call incoming is divided into not less than two blocks on a time base, and the first block is stored in a memory so as to be defrosted and performed immediately after the call incoming.
着信時に再生する楽曲の演奏情報を時間軸上で２つ以上のブロックに分割し、最初のブロックについては着信後すぐに解凍して演奏できる状態でメモリに記憶しておく。 - 特許庁 - To provide a method that makes it possible to quickly obtain a disk block containing data to be operated, without using many memory resources, when reading or writing files on a FAT type disk.
ＦＡＴ型ディスク上のファイルを読み出し、または書き込み操作する場合に、操作するデータの含まれるディスクブロックを高速に、かつ多くのメモリリソースを使用せずとも求めることが可能な方法を提供する。 - 特許庁 - At start of reading, an attribute selection signal of a read condition A is outputted to a binary processing selection 26 and main scanning and subscanning point data are outputted to a latch circuit 28 from a pointer block P0 of a pointer memory 27.
読取開始において、ポインタメモリ２７のポインタブロックＰ０から読取条件Ａのアトリビュート選択信号を２値化処理選択２６に、主走査および副走査ポイントデータをラッチ回路２８に出力する。 - 特許庁 - The method is for forming an array of floating gate memory cells, provided with the source and drain regions formed in a substrate and with a conductive material block positioned on the source regions, and the array is formed by using this method.
基体に形成されたソース及びドレイン領域と、そのソース領域上に配置された導電性材料ブロックとを備えたフローティングゲートメモリセルのアレーを形成する方法及びそれにより形成されたアレー。 - 特許庁 - Spare memory array block is configured to be selected by the 12-bit row address of 4K cycle out of the 13-bit row address of 8K cycle excluding the most significant row address bit RA13.
予備メモリアレイブロックは８ＫサイクルのロウアドレスＲＡ１〜ＲＡ１３に対応する１３ビットのロウアドレスのうち最上位ロウアドレスＲＡ１３を除く４Ｋサイクル分の１２ビットのロウアドレスによって選択されるように構成する。 - 特許庁 - Also, the whole volume data are expressed with blocks whose resolutions are fixed without being hierarchically expressed so that the data structure can be simplified, and the data quantity is reduced by using the locality of data in each block so that the memory can be efficiently used.
またボリュームデータ全体を階層表現せずに固定解像度のブロックで表現してデータ構造を簡略化し、かつ各ブロック内のデータの局所性を利用してデータ量を削減してメモリ利用を効率化する。 - 特許庁 - To provide a memory apparatus in which suppressing operation of electron injection using a block oxide film is improved as compared with the conventional art, and a data erasure speed is improved and a data erase operation is securely performed.
従来に比べてブロック酸化膜の電子注入の抑制作用を向上させることができ、データ消去速度の向上とデータ消去動作の確実性の向上を図ることのできるメモリ装置を提供する。 - 特許庁 - In a voice recognition device, a data block DB 21 including all the parameters which can be traced from information stored in one unigram element UE 12 is collectively transferred from the HDD to a memory.
本発明の音声認識装置においては、１つのユニグラムエレメントＵＥ１２に格納されている情報から辿ることができる全てのパラメータを含むデータブロックＤＢ２１を、一括してHDDからメモリに転送するようにする。 - 特許庁 - By using the two memory portions, even if one portion receives an excessive delay, it makes possible that the buffer generates the arrangement data stream from a plurality of delayed data portions by latency time of n bit block level.
２つのメモリ部を使用することによって、たとえ１つの部分が過度の遅延を受けても、バッファがｎビットブロックレベルの待ち時間で複数の遅延されたデータ部分から配列データストリームを生成することを可能とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
