シャロートレンチアイソレーションの英語

トランジスタ性能に対するシャロートレンチアイソレーション（ＳＴＩ）の応力変動を低減するダミーフィル例文帳に追加

DUMMY FILL TO REDUCE SHALLOW TRENCH ISOLATION (STI) STRESS VARIATION ON TRANSISTOR PERFORMANCE - 特許庁

シャロートレンチアイソレーションプロセスにおいて、シリカおよび窒化ケイ素の研磨選択比を改善した研磨材を提供する。例文帳に追加

To provide an abrasive which improves the polishing selection ratio of silica and silicon nitride, in a shallow trench isolation process. - 特許庁

集積回路の基板上に、マルチ窪みのシャロートレンチアイソレーション構造を形成する素子および方法が提供される。例文帳に追加

An element including a multi-hollow shallow trench isolation structure formed on the substrate of an integrated circuit and a method for forming the isolation structure are provided. - 特許庁

シャロートレンチアイソレーション（ＳＴＩ）工程との関連によりＳＯＩ集積回路の製造工程を提供する。例文帳に追加

To provide a process for manufacturing an SOI integrated circuit, which is related to a shallow trench isolation(STI) process. - 特許庁

半導体装置の製造方法、特にシャロートレンチアイソレーションプロセスにおける素子形成領域を設計寸法通りに形成する。例文帳に追加

To form an element forming region in a shallow trench isolation process per designed dimension. - 特許庁

フィールド分離構造としてシャロートレンチアイソレーション（ＳＴＩ）構造を適用した場合においても、過電流保護能力が低下しないようにする。例文帳に追加

To prevent deterioration in overcurrent protecting power even in the case where a shallow trench isolation(STI) structure is used as a field isolation structure. - 特許庁

ＳＴＩ（シャロートレンチアイソレーション）２の間の半導体基板の第１主面（表面）上にトンネル酸化膜３、電荷蓄積層４、及び電流遮断層５が積層形成される。例文帳に追加

A tunnel oxide film 3, a charge accumulation layer 4, a current cutoff layer 5 are laminatedly formed on the first main face (surface) of the semiconductor substrate between the STIs (shallow trench isolation) 2. - 特許庁

複数のシャロートレンチアイソレーション（１８）とフローティングゲート構造（２２）とを有する半導体基板（１６）の上に多電圧フラッシュメモリ集積回路構造を製造するための方法を提供する。例文帳に追加

To provide a method for producing a multi-voltage flash memory integrated circuit structure on a semiconductor substrate (16), having a plurality of shallow trench isolations (18) and a floating gate structure (22). - 特許庁