ジャインの英語

段階（ｄ)において、高保護性ワードイレージャインジケータが第２のメモリ、ＳＲＡＭに格納される。例文帳に追加

At a step (d), the high protective word erasure indicator is stored in a 2nd memory, SRAM. - 特許庁

このシステムは、ＡＣバスに結合されかつバッテリ（１６０）に結合可能なバッテリチャージャ／インバータ（１５５）を含む。例文帳に追加

This system comprises a battery charger/inverter 155 which is connected to the AC bus bar and is connectable to a battery 160. - 特許庁

１つ以上の半導体チップ上に含まれる、デバイスマネージャ、インフォメーションマネージャ、メモリマネージャ、および、プロセスマネージャ６１０、６２０、６３０、６４０を含むハードウェア／ファームウェア層が開示される。例文帳に追加

A hardware/firmware layer comprising a device manager, an information manager, a memory manager, and a process manager 610, 620, 630, 640 contained in one or more semiconductor chips is disclosed. - 特許庁

段階（ｃ)において、デコードエラーが生じたか否かを示す高保護性ワードイレージャインジケータを生成するために高保護性コードワードがデコードされる。例文帳に追加

At a step (c), the high protective codeword is decoded to generate a high protective word erasure indicator for indicating whether or not a decode error has occurred. - 特許庁

低保護性コードワードに近い高保護性コードワードの高保護性ワードイレージャインジケータをルックアップすることにより、低保護性コードワードに対するイレージャビットがマークされる。例文帳に追加

The erasure bit to the low protective codeword is marked by looking up the high protective word erasure indicator of the high protective codeword near near the low protective codeword. - 特許庁

低保護性ワードのイレージャビットはセグメントイレージャインジケータに基づいて生成され、メモリから読み出された低保護性ワードと該イレージャビットを用いてデコードを行う。例文帳に追加

The erasure bits of the low protection words are formed based on the segment erasure indicator and the decoding is carried out by using the low protection words read from the memory and the erasure bits. - 特許庁

低保護性ワードのいかなるエラーも検出されて位置属性をもつセグメントイレージャインジケータが生成され、低保護性ワードと共にメモリに格納される。例文帳に追加

Any errors in the low protection words are detected, and a segment erasure indicator having a position attribute is formed and stored in a memory together with the low protection words. - 特許庁