メサ分離法の英語

メサ分離ＳＯＩトランジスタおよびそれの製造方法例文帳に追加

MESA SEPARATED SILICON ON INSULATOR TRANSISTOR AND MANUFACTURING METHOD OF THE SAME - 特許庁

メサ分離型モノリシック発光ダイオードアレイ及びその製造方法例文帳に追加

MESA ISOLATION MONOLITHIC LIGHT EMITTING DIODE ARRAY AND ITS FABRICATING PROCESS - 特許庁

メサ型半導体装置の分離用ガラス保護膜形成において、露光工程を削減し、低コストの製造方法を提供することを目的とする。例文帳に追加

To provide a method for manufacturing a mesa semiconductor device at a low cost by reducing exposure steps in forming an isolating glass protection film of the device. - 特許庁

ＳＯＩ基板において素子分離領域を形成するためにメサ型素子分離領域形成法を採用した場合に、ゲート電極が活性領域と素子分離領域との境界部分に懸かる箇所で電界が集中する結果、閾値電圧の低い寄生ＭＯＳ ＦＥＴが形成されることが無いＳＯＩ型半導体装置を製造する方法を提供する。例文帳に追加

To provide a method of manufacturing an SOI semiconductor device which does not form a parasitic MOSFET of low threshold voltage, when an electric field concentrates on a part where an gate electrode is close to a boundary between an active region and an element isolation region, in a case where an element isolation region is provided for an SOI substrate through a mesa element isolation region forming method. - 特許庁

ＳＯＩ活性層とメサ型素子分離領域との境界のゲート電極で覆われた部分における、閾値電圧の低い寄生トランジスタの発生を効果的に防止できる半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device in which the occurrence of a parasitic transistor, having low threshold voltage in a portion covered with a gate electrode at the boundary between an SOI active layer and a mesa-type element separating region can be prevented effectively, and to provide a method of manufacturing the device. - 特許庁

この発光ダイオードアレイの製造方法は、基板１上に半導体層を積層する工程と、半導体層の発光部形成領域１１上に、Ｘ方向に沿って配列するように、複数のレジスト層１００を形成する工程と、レジスト層１００をマスクとしてメサエッチングすることにより、半導体層に、互いに分離された島状の複数の発光部１０を形成する工程とを備えている。例文帳に追加

The method of manufacturing the light-emitting diode array includes steps of: laminating a semiconductor layer on a substrate 1; forming a plurality of resist layers 100 to align along an X direction on a light emission part forming region 11 of the semiconductor layer; and forming a plurality of mutually-separated island-like light emission parts 10 formed on the semiconductor layer by mesa-etching with the resist layers 100 as masks. - 特許庁