ロックゲートの英語

第１及び第１反転クロックゲート信号ZG1 ，XG1 を入力する第１トランスファーゲートTG1 と第２及び第２反転クロックゲート信号ZG2 ，XG2 を入力する第２トランスファーゲートTG2は同時にオンしない。例文帳に追加

A first transfer gate TG1 for inputting first and first inversion clock gate signals ZG1, XG1 and a second transfer gate TG2 for inputting second and second inversion clock gate signals ZG2, XG2 are not turned on simultaneously. - 特許庁

クロックゲート３０３の入力ピン３０４がクロックパス途中に存在するピンに該当するため、指定部２０２によりクロックゲート３０３の入力ピン３０４が指定されると、クロックツリー３００を分割する。例文帳に追加

When a specification part 202 specifies an input pin 304 of a clock gate 303 because the input pin 304 of the clock gate 303 is a pin interposed in a clock path, the clock tree 300 is divided. - 特許庁

画素群１１０においてＴＤＩ段数を制限するためのブロックゲートを複数箇所に設け、それらのブロックゲートを、対となる転送ゲートに同数ずつ振り分けて配置する。例文帳に追加

Block gates for limiting the number of TDI stages in a pixel group 110 are provided in a plurality of parts, and the block gates are allocated to paired transfer gates with the same numbers. - 特許庁

前記多重化を行うときは、多重化によって追加するクロックゲート回路に新たなスキャンラッチを割り当てて接続する。例文帳に追加

When multiplexing them, a new scan latch is allocated and connected to a clock gate circuit to be added by multiplexing. - 特許庁

ナンド回路１１の出力信号は第１インバータ回路１４を介して第１クロックゲート信号ZG1 として出力される。例文帳に追加

The output signal of the circuit 11 is outputted as a first clock gate signal ZG1 via a first inverter circuit 14. - 特許庁

ノア回路１２の出力信号はインバータ回路１５を介して第２クロックゲート信号ZG2 として出力される。例文帳に追加

The output signal of the circuit 12 is outputted as a second clock gate signal GZ2 via an inverter circuit 15. - 特許庁

命令キャッシュメモリ１２にタグＲＡＭ２２へのクロック信号ＣＬＫの供給を制御するクロックゲート回路２６を設ける。例文帳に追加

The instruction cache memory 12 is provided with a clock gate circuit 26 which controls the supply of a clock signal CLK to a tag RAM 22. - 特許庁

統合を行うときは、前記統合によって廃止するクロックゲート回路（ＣＧＣ２）に代えて、当該クロックゲート回路のクロックイネーブル信号（ＣＥＮ）の入力端子を故障検出経路まで接続する回路要素（３）を配置する。例文帳に追加

When integrating them, in place of a clock gate circuit (CGC2) that is discarded by the integration, a circuit element (3) is arranged which connects the input terminal of a clock enable signal (CEN) of the relevant clock gate circuit to a fault detection path. - 特許庁