ワレスの英語

特に下位部Ｔ１０１ｂは、ワレス・ツリーアレイの中央部の行に配設されている。例文帳に追加

Especially, the low order part T101b is arranged in the line of the central part of the Wallace tree array. - 特許庁

また、上位部Ｔ１０１ａは、ワレス・ツリーアレイの下端の行に配設されている。例文帳に追加

Also, the high order part T101a is arranged in the line of the lower end of the Wallace tree array. - 特許庁

上位部Ｔ１０１ａと下位部Ｔ１０１ｂとは、ワレス・ツリーアレイの互いに異なる行に配設されている。例文帳に追加

The high order part T101a and the lower order part T101b are arranged in the mutually different lines of a Wallace tree array. - 特許庁

乗算アレイ（ＭＡ）をそれぞれが個々に乗算をツリー状加算を行なうことにより実行する分割ワレスツリーアレイ（ＤＷＡ−ＤＷＤ）に分割し、これらの分割ワレスツリーアレイから最終加算回路（ＦＮＡＤ）に向かって加算結果を伝達する。例文帳に追加

A multiplication array(MA) is divided into divided Wallace tree arrays (DWA-DWD) for executing multiplication by performing tree-shaped addition, and an added result is transmitted from the divided tree arrays to a final addition circuit(FNAD). - 特許庁

ワレスの木から最終段の加算回路へ入力される信号の遅延は、中位のビット範囲において最大となり、下位，上位のビット範囲においてこれより小さくなる特徴を持つ。例文帳に追加

The delay of a signal to be inputted from a Wallace tree to an adding circuit in the final stage is maximized in a middle rank bit range, and made smaller in low rank and high rank bit ranges. - 特許庁