Wallace treeとは 意味・読み方・使い方

Especially, the low order part T101b is arranged in the line of the central part of the Wallace tree array.例文帳に追加

特に下位部Ｔ１０１ｂは、ワレス・ツリーアレイの中央部の行に配設されている。 - 特許庁

Also, the high order part T101a is arranged in the line of the lower end of the Wallace tree array.例文帳に追加

また、上位部Ｔ１０１ａは、ワレス・ツリーアレイの下端の行に配設されている。 - 特許庁

Input signals are added and outputted as addition complex by each adder 14 of the TAP_N-1-TAP_1 employing Wallace-Tree structure until the dyadic addition is completed.例文帳に追加

タップＴＡＰ_Ｎ−１〜ＴＡＰ_１の各加算部１４は、Wallace Tree構成が用いられており、入力信号を加算の複合体として２項加算となるまで加算して出力する。 - 特許庁

Output signals of the pre-processor 10 are added and outputted as addition complex by an adder 12 of the tap TAP_N employing a Wallace-Tree structure until dyadic addition is completed.例文帳に追加

タップＴＡＰ_Ｎの加算部１２は、Wallace Tree構成が用いられており、前処理部１０の出力信号を加算の複合体として２項加算となるまで加算して出力する。 - 特許庁

The high order part T101a and the lower order part T101b are arranged in the mutually different lines of a Wallace tree array.例文帳に追加

上位部Ｔ１０１ａと下位部Ｔ１０１ｂとは、ワレス・ツリーアレイの互いに異なる行に配設されている。 - 特許庁

A multiplication array(MA) is divided into divided Wallace tree arrays (DWA-DWD) for executing multiplication by performing tree-shaped addition, and an added result is transmitted from the divided tree arrays to a final addition circuit(FNAD).例文帳に追加

乗算アレイ（ＭＡ）をそれぞれが個々に乗算をツリー状加算を行なうことにより実行する分割ワレスツリーアレイ（ＤＷＡ−ＤＷＤ）に分割し、これらの分割ワレスツリーアレイから最終加算回路（ＦＮＡＤ）に向かって加算結果を伝達する。 - 特許庁

To provide a designing apparatus and a designing method of an addition circuit for automating the design of the addition circuit, such as a Wallace Tree circuit, and to provide a program.例文帳に追加

ウォレスツリー回路などの加算回路の設計を自動化することができる加算回路の設計装置とその方法ならびにプログラムを提供する。 - 特許庁